|
1
|
基于波形比对TestBench的Verilog在线自动测试系统设计 |
黄继业
金清嵩
李平
刘鑫
|
《实验室研究与探索》
北大核心
|
2025 |
1
|
|
|
2
|
芯片设计方法学的基础——硬件描述语言Verilog——国家标准GB/T18349-2001《集成电路/计算机硬件描述语言Verilog》介绍 |
蒋敬旗
刘明业
|
《计算机辅助设计与图形学学报》
EI
CSCD
北大核心
|
2002 |
4
|
|
|
3
|
Verilog RTL模型 |
沈理
|
《同济大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
|
2002 |
5
|
|
|
4
|
基于Verilog HDL的有限状态机设计与描述 |
刘小平
何云斌
董怀国
|
《计算机工程与设计》
CSCD
北大核心
|
2008 |
28
|
|
|
5
|
ASIC设计中基于Verilog语言的inout(双向)端口程序设计 |
王天盛
李斌桥
赵毅强
李树荣
裴志军
姚素英
|
《计算机工程与应用》
CSCD
北大核心
|
2003 |
6
|
|
|
6
|
基于Matlab的并行循环冗余校验Verilog代码自动生成方法 |
薛俊
段发阶
蒋佳佳
李彦超
袁建富
王宪全
|
《计算机应用》
CSCD
北大核心
|
2016 |
6
|
|
|
7
|
Verilog HDL语言的AES密码算法FPGA优化实现 |
李浪
邹祎
李仁发
李肯立
|
《重庆大学学报（自然科学版）》
EI
CAS
CSCD
北大核心
|
2014 |
5
|
|
|
8
|
基于Verilog HDL的DDR2 SDRAM控制器设计 |
周亮
王娟
胡畅华
杨明武
高挺挺
|
《合肥工业大学学报（自然科学版）》
CAS
CSCD
北大核心
|
2010 |
4
|
|
|
9
|
Verilog操作语义研究 |
李勇坚
何积丰
孙永强
|
《软件学报》
EI
CSCD
北大核心
|
2002 |
4
|
|
|
10
|
SPI串行总线接口的Verilog实现 |
孙丰军
余春暄
|
《现代电子技术》
|
2005 |
22
|
|
|
11
|
一种增强Verilog建模能力的编译预处理器 |
徐晨
蒋华
袁红林
|
《计算机工程与应用》
CSCD
北大核心
|
2006 |
3
|
|
|
12
|
基于RAM结构的CAM的VerilogHDL设计 |
李晨
王自强
张东
|
《计算机工程与应用》
CSCD
北大核心
|
2003 |
4
|
|
|
13
|
Verilog Testbench设计技巧和策略 |
李瑛
张盛兵
高德远
|
《计算机工程与应用》
CSCD
北大核心
|
2003 |
7
|
|
|
14
|
从Verilog到VHDL的翻译器VtoV的设计与实现 |
蒋敬旗
刁岚松
刘明业
|
《北京理工大学学报》
EI
CAS
CSCD
北大核心
|
2001 |
3
|
|
|
15
|
USB3.0头包信息中CRC-16的Verilog实现 |
吴从中
尹夕振
彭乐
|
《合肥工业大学学报（自然科学版）》
CAS
CSCD
北大核心
|
2012 |
3
|
|
|
16
|
基于Verilog HDL的DDS设计与仿真 |
李春剑
吉望西
刘达伦
|
《现代电子技术》
|
2008 |
6
|
|
|
17
|
基于Verilog HDL语言的CAN总线控制器设计及验证 |
许莉娅
段帅君
李传南
|
《现代电子技术》
|
2012 |
6
|
|
|
18
|
Verilog HDL与SystemC的语法等效性 |
张雅绮
王琨
崔志刚
|
《天津大学学报（自然科学与工程技术版）》
EI
CAS
CSCD
北大核心
|
2004 |
2
|
|
|
19
|
支持并行模拟的Verilog编译技术研究与实现 |
李暾
李思昆
郭阳
刘功杰
|
《计算机工程与应用》
CSCD
北大核心
|
2002 |
1
|
|
|
20
|
PCI总线目标接口状态机的Verilog HDL实现 |
齐淋淋
向健勇
|
《计算机工程与设计》
CSCD
北大核心
|
2006 |
3
|
|
