期刊文献+
共找到9篇文章
< 1 >
每页显示 20 50 100
基于VHDL之CPU设计与实践 被引量:13
1
作者 徐爱萍 张玉萍 涂国庆 《实验室研究与探索》 CAS 北大核心 2014年第5期120-124,共5页
随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调... 随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调试成功。本文研究了基于VHDL的灵活方便的CPU设计过程,该设计由取指、指令译码、指令执行、存储器接口、通用寄存器组和寄存器输出六个组成部分,最后通过调试软件直接观察寄存器的值来验证了设计的准确性。本研究方法对改革该课程的整机实习,发挥学生的主动能动性,提高学生的自主创造能力具有很好的指导意义和实际参考价值。 展开更多
关键词 计算机组成原理 CPU设计 整机实习 vhdl
在线阅读 下载PDF
维特比译码器的VHDL模块化实现 被引量:2
2
作者 陈坚 汪东旭 《上海交通大学学报》 EI CAS CSCD 北大核心 1999年第9期1075-1079,共5页
在维特比译码器的软判决最大似然算法的基础上,提出一种新的基于坐标变换的找点算法,它只需求8点欧氏距,使问题大大简化,同时可获得4 dB的编码增益.随后串行地实现了加比选模块,并用组合电路结构化实现了移位输出.根据... 在维特比译码器的软判决最大似然算法的基础上,提出一种新的基于坐标变换的找点算法,它只需求8点欧氏距,使问题大大简化,同时可获得4 dB的编码增益.随后串行地实现了加比选模块,并用组合电路结构化实现了移位输出.根据CCITTV.32 bit/s用硬件描述语言(VHDL)合理地实现了整个译码器,得到了更快的速度和更小的电路规模. 展开更多
关键词 维特比译码器 欧氏距 硬件描述语言 vhdl
在线阅读 下载PDF
VHDL-C++翻译器设计与实现 被引量:2
3
作者 吴清平 刘明业 《软件学报》 EI CSCD 北大核心 2002年第11期2201-2207,共7页
VHDL(VHSIC(very high speed integrated circuit) hardware description language)是描述数字系统的硬件描述语言,C++是编写顺序语句程序的高级编程语言.VHDL编译型模拟器需要采用具有顺序特征的C++语句表征具有并发特征的VHDL电路设计... VHDL(VHSIC(very high speed integrated circuit) hardware description language)是描述数字系统的硬件描述语言,C++是编写顺序语句程序的高级编程语言.VHDL编译型模拟器需要采用具有顺序特征的C++语句表征具有并发特征的VHDL电路设计.提出了一种面向对象的VHDL-C++翻译方法,充分利用了这两种语言的面向对象的特征,采用C++类来描述VHDL的实体、结构体及进程等元素,并通过一个C++模拟调度核心完成了用顺序语句描述并发电路的工作.通过此方法可将VHDL源描述转化为功能等价的C++代码,并在模拟调度核心的调度下,使用顺序语句模拟出数字系统并发功能,完成编译型模拟器的构造,实现VHDL的高速模拟.用这种翻译方法翻译出来的C++代码具有结构清晰、可扩充性强的特点,与模拟核心形成的编译型模拟器的模拟速度相比,解释型模拟器速度有较大提高.该方法已在模拟系统中得以成功应用.最后给出了部分试验结果,进一步说明了算法的效率和优点. 展开更多
关键词 翻译器 设计 vhdl语言 C++语言 面向对象
在线阅读 下载PDF
一种基于VHDL与CPLD器件的PWM发生器 被引量:6
4
作者 林王坚 冯浩 华亮 《机电工程》 CAS 2008年第2期93-95,99,共4页
介绍了一种自行研制的基于硬件描述语言(VHDL)和复杂可编程逻辑器件(CPLD)的PWM发生器的设计,在产生正反两路PWM波形信号的同时,实现了两路信号互锁、延时时间可调。该发生器采用数字化设计,结构简单、控制精确、可在线编程。
关键词 硬件描述语言 复杂可编程逻辑器件 脉宽调制发生器
在线阅读 下载PDF
基于3DES的跳频序列族构造方法的VLSI实现 被引量:1
5
作者 李赞 蔡觉平 +1 位作者 金力军 常义林 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第4期501-504,580,共5页
基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族... 基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz~24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中. 展开更多
关键词 分组密码 跳频序列 vhdl(vhsic hardware description language) VLSI(Very Large Scale Integrated circuits)
在线阅读 下载PDF
实时视频SDRAM控制器的FPGA设计与实现 被引量:10
6
作者 段晓晨 何小刚 程永强 《太原理工大学学报》 CAS 北大核心 2006年第S1期5-8,共4页
描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM... 描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。 展开更多
关键词 FPGA SDRAM vhdl 状态机
在线阅读 下载PDF
基于FPGA的欧洲应答器编码实现 被引量:2
7
作者 张斌 李开成 《北京交通大学学报》 EI CAS CSCD 北大核心 2006年第2期72-75,共4页
应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车_地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实... 应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车_地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实现EU-ROBALISE实时编码的方法,在MAX+PLUS II平台上应用VHDL硬件描述语言进行了仿真分析,最后的验证结果表明设计正确,达到了预期的目的. 展开更多
关键词 欧洲应答器 编码 现场可编程门阵列 MAX+PLUS 硬件描述语言
在线阅读 下载PDF
基于FPGA的汽车主动悬架模糊自适应PID控制器设计 被引量:10
8
作者 马克 米林 +1 位作者 谭伟 王苏磊 《机床与液压》 北大核心 2018年第14期95-99,148,共6页
为改善乘车舒适性,建立1/4主动悬架模型,提出模糊自适应PID控制策略,并基于FPGA平台,应用VHDL语言在RTL级上实现模糊控制。该PID控制器以车身垂直速度的误差及误差变化率作为模糊控制器的输入,根据模糊规则推理,对PID参数进行在线优化,... 为改善乘车舒适性,建立1/4主动悬架模型,提出模糊自适应PID控制策略,并基于FPGA平台,应用VHDL语言在RTL级上实现模糊控制。该PID控制器以车身垂直速度的误差及误差变化率作为模糊控制器的输入,根据模糊规则推理,对PID参数进行在线优化,利用MATLAB/Simulink对模糊自适应PID控制器进行仿真。结果表明:具有模糊自适应PID控制器的主动悬架在提高车辆舒适性方面明显优于被动悬架。最后,采用FPGA设计方法,对模糊控制器的主要模块进行设计。 展开更多
关键词 主动悬架 模糊自适应PID控制 FPGA vhdl语言
在线阅读 下载PDF
基于FPGA的刚体调姿系统逻辑控制器开发
9
作者 何丹青 李江雄 《机电工程》 CAS 2011年第4期453-456,共4页
为解决大部件刚体调姿系统中各数控设备驱动电路的可靠性、各辅助工装设备的稳定性、系统的容差保护与报错等问题,设计并开发了基于现场可编程门阵列(FPGA)的逻辑控制器。重点从处理器模块、I/O模块、电源模块等方面对逻辑控制器进行了... 为解决大部件刚体调姿系统中各数控设备驱动电路的可靠性、各辅助工装设备的稳定性、系统的容差保护与报错等问题,设计并开发了基于现场可编程门阵列(FPGA)的逻辑控制器。重点从处理器模块、I/O模块、电源模块等方面对逻辑控制器进行了硬件结构设计,同时给出了基于硬件描述语言(VHDL)的软件实现方法。应用实践结果表明,该逻辑控制器可靠性高,维护方便,有很强的可扩展性,适用于逻辑关系复杂的数字电控系统。 展开更多
关键词 调姿系统 逻辑控制器 现场可编程门阵列 硬件描述语言
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部