期刊文献+
共找到14篇文章
< 1 >
每页显示 20 50 100
程序行为分析指导TLB低功耗设计 被引量:1
1
作者 史莉雯 樊晓桠 +2 位作者 陈杰 黄小平 郑乔石 《计算机科学》 CSCD 北大核心 2011年第5期301-304,F0003,共5页
TLB(Translation Look-Aside Buffer,变换旁视缓冲器)是存储管理单元中完成访存地址转换的核心。但研究发现TLB工作时可以消耗微处理器芯片约17%的功耗。因此,TLB低功耗设计已经引起研究者的重视。通过对经典基准测试集程序访存行为的... TLB(Translation Look-Aside Buffer,变换旁视缓冲器)是存储管理单元中完成访存地址转换的核心。但研究发现TLB工作时可以消耗微处理器芯片约17%的功耗。因此,TLB低功耗设计已经引起研究者的重视。通过对经典基准测试集程序访存行为的详细分析和仿真可知,在页面非连续访问时,页面间隔统计参数能够很好地指导TLB的低功耗设计。从这一角度出发,提出了低功耗的TLB设计方法。实验结果显示,改进后的TLB片上功耗明显降低。 展开更多
关键词 变换旁视缓冲器 低功耗 非连续访问 页面间隔
在线阅读 下载PDF
一种高速TLB的设计与实现
2
作者 刘宗林 吴虎成 +1 位作者 唐涛 党桂斌 《计算机工程与应用》 CSCD 北大核心 2007年第16期1-3,86,共4页
为了加快微处理器中线性地址向物理地址转换的速度,提出了一种高速TLB结构。结构采用全定制的CAM阵列和SRAM阵列,并根据CAM和SRAM单元的输出特点设计了精巧的读出放大逻辑,有效提高了TLB的读出速度。经流片测试,表明设计正确可靠,能够... 为了加快微处理器中线性地址向物理地址转换的速度,提出了一种高速TLB结构。结构采用全定制的CAM阵列和SRAM阵列,并根据CAM和SRAM单元的输出特点设计了精巧的读出放大逻辑,有效提高了TLB的读出速度。经流片测试,表明设计正确可靠,能够保证地址转换延时在1ns左右。 展开更多
关键词 translatE Look—aside buffer(tlb) CAM SRAM 替换策略 地址转换
在线阅读 下载PDF
基于北大众志-863 CPU系统芯片的多级TLB性能研究 被引量:1
3
作者 宋传华 程旭 《电子学报》 EI CAS CSCD 北大核心 2005年第2期363-366,共4页
通用微处理器是现代信息产业中的核心技术之一 ,它可以广泛应用到国民经济的方方面面 .本文针对超深亚微米通用微处理器中的多级TLB设计开展研究 .通过踪迹驱动仿真 ,对不同的TLB架构进行了大量的分析比较 ,在分析了失效率、尺寸和设计... 通用微处理器是现代信息产业中的核心技术之一 ,它可以广泛应用到国民经济的方方面面 .本文针对超深亚微米通用微处理器中的多级TLB设计开展研究 .通过踪迹驱动仿真 ,对不同的TLB架构进行了大量的分析比较 ,在分析了失效率、尺寸和设计复杂度等因素后 ,进一步参考北大众志 86 3系统芯片的实际运行技术参数 ,引入到仿真结果中进行了实际性能分析和计算 ,得出了指导性的结论 .对于性能相近的同类微处理器设计也具有较好的借鉴意义 . 展开更多
关键词 存储管理部件 变换旁视缓冲器 tlb(translation Lookaside buffer) 二级tlb 性能评测
在线阅读 下载PDF
基于高速缓存资源共享的TLB设计方法
4
作者 徐鸿明 孟建熠 +1 位作者 严晓浪 葛海通 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2011年第3期462-466,565,共6页
针对嵌入式处理器中旁路转换缓冲(TLB)功耗和面积显著的问题,提出一种共享高速缓存硬件资源的低功耗TLB设计方法,消除了传统方法中TLB存储器的硬件资源及静态功耗.该方法通过设立两级TLB低功耗架构和缓存地址映射表,有效减少TLB的访问次... 针对嵌入式处理器中旁路转换缓冲(TLB)功耗和面积显著的问题,提出一种共享高速缓存硬件资源的低功耗TLB设计方法,消除了传统方法中TLB存储器的硬件资源及静态功耗.该方法通过设立两级TLB低功耗架构和缓存地址映射表,有效减少TLB的访问次数,降低了功耗;利用高速缓存的结构特性动态扩展TLB表项,扩大对物理内存的映射范围,提升TLB命中率.进一步提出了一种复用缓存替换策略的TLB表项的编码加锁方法,减少页面抖动,缓和TLB表项与指令、数据的资源冲突.实验结果表明:与传统的TLB设计相比,应用本方法的嵌入式处理器的功耗下降28.11%,面积减少21.58%. 展开更多
关键词 低功耗 旁路转换缓冲 高速缓存资源复用
在线阅读 下载PDF
基于双TLB的二进制翻译访存性能优化
5
作者 李晖 王振华 靳国杰 《计算机工程》 CAS CSCD 北大核心 2015年第12期75-81,共7页
现有二进制翻译系统主要采用纯软件的方法实现访存指令模拟,用于目标访存指令的翻译后代码规模过高,导致模拟效率低下。针对该问题,提出一种高效的龙芯二进制翻译系统,设计一种双翻译后备缓冲(TLB)结构,通过在CPU核中新增一个专门用于... 现有二进制翻译系统主要采用纯软件的方法实现访存指令模拟,用于目标访存指令的翻译后代码规模过高,导致模拟效率低下。针对该问题,提出一种高效的龙芯二进制翻译系统,设计一种双翻译后备缓冲(TLB)结构,通过在CPU核中新增一个专门用于转换宿主机地址的硬件TLB,实现由硬件直接进行地址转换,并通过降低用于X86访存指令的翻译后代码规模减少模拟开销。实验结果表明,与采用纯软件模拟方法的二进制翻译系统相比,优化后的内存拷贝性能提高约100倍,模拟X86Linux内核的启动时间缩短19.12%。 展开更多
关键词 指令集架构 二进制翻译 翻译后备缓冲 命中率 龙芯处理器
在线阅读 下载PDF
利用内存映射连续性提高TLB地址覆盖范围的技术评测 被引量:3
6
作者 班义琨 张炜奇 +1 位作者 周昱晨 易江芳 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2020年第6期1165-1168,共4页
定义并评测典型基准测序程序内存映射中的连续性分布,验证程序的内存映射中普遍存在多样的连续性(混合连续性)。对利用内存映射连续性提高TLB翻译覆盖范围的技术进行评测,发现混合连续性的存在能够限制现有技术在真实场景中的实际效果。
关键词 虚拟存储 混合连续性 变换旁路缓冲器
在线阅读 下载PDF
一种TLB结构优化方法 被引量:2
7
作者 何军 张晓东 郭勇 《计算机工程》 CAS CSCD 2012年第21期253-256,共4页
针对国产处理器地址代换旁路缓冲(TLB)性能不足的问题,通过对现有的虚实地址代换流程进行分析,提出设置独立第三级页表基址虚实映射缓存,对数据TLB结构进行优化的方法,减少低级页表虚实映射关系对高级页表虚实映射关系的挤占淘汰。SPEC ... 针对国产处理器地址代换旁路缓冲(TLB)性能不足的问题,通过对现有的虚实地址代换流程进行分析,提出设置独立第三级页表基址虚实映射缓存,对数据TLB结构进行优化的方法,减少低级页表虚实映射关系对高级页表虚实映射关系的挤占淘汰。SPEC CPU2000测试结果表明,近一半的课题能减少60%以上数据TLB的DM次数,少数课题甚至能减少90%以上,有效减少数据TLB缺失率。 展开更多
关键词 地址代换旁路缓冲 缺失率 多级页表 页表 虚页号 物理页号
在线阅读 下载PDF
32位RISC中存储管理单元的设计 被引量:5
8
作者 李瑛 高德远 +1 位作者 张盛兵 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2004年第3期365-369,共5页
多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异... 多任务处理要求在处理器中集成片上的存储管理单元 ( MMU) ,支持虚拟存储管理 ,通过硬件 MMU把虚地址转换成物理地址。提出了 32位超标量 RISC微处理器的 MMU体系结构 ,论述了逻辑地址到物理地址转换的 3种机制以及相应的存储保护和异常处理 ;着重讨论 TLB( Translation Lookaside Buffer)的设计原则 ,并对其 3种设计结构进行分析比较 ,优化了 TLB的组织结构 ;给出了 MMU的组成、数据通路、控制通路 ,解决了速度瓶颈 ,满足了芯片的设计要求。整个芯片用 TSMC 0 .2 5μm工艺实现 ,芯片面积为 5 mm× 5 mm,主频为 66MHz。 展开更多
关键词 存储管理单元 块地址转换 转换后援缓冲
在线阅读 下载PDF
“龙腾”R2微处理器存储管理单元的设计与实现 被引量:3
9
作者 屈文新 樊晓桠 《西北工业大学学报》 EI CAS CSCD 北大核心 2007年第1期137-141,共5页
虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设... 虚拟内存是一种管理物理内存资源的技术,将虚拟地址空间映像到物理地址空间。提出了一种设计32位超标量微处理器存储管理单元体系结构的方法,实现了访存和访I/O的逻辑地址到物理地址的转换,讨论了TLB(Translation Lookaside Buffer)设计中的关键技术以及在段、块或页的基础上提供的访问保护,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18μmCMOS工艺实现,芯片面积在4.8 mm×5.2 mm之内,核心频率超过233 MHz,功耗小于1.5 W。 展开更多
关键词 存储管理单元 逻辑地址 物理地址 tlb
在线阅读 下载PDF
基于内存页面动态合并的旁路转换缓冲器设计
10
作者 陈志坚 孟建熠 +1 位作者 葛海通 严晓浪 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2012年第1期118-122,共5页
针对内存管理中虚拟页面和物理页面连续分配的特性,提出可对相邻页面进行动态合并的旁路转换缓冲器(TLB)设计方法.该方法的核心思想是在处理器运行过程中,通过对相邻页面的递归合并,动态扩展单个TLB表项的地址映射范围,提高TLB表项的利... 针对内存管理中虚拟页面和物理页面连续分配的特性,提出可对相邻页面进行动态合并的旁路转换缓冲器(TLB)设计方法.该方法的核心思想是在处理器运行过程中,通过对相邻页面的递归合并,动态扩展单个TLB表项的地址映射范围,提高TLB表项的利用率并降低TLB缺失率.在两级TLB架构中,提出基于快速uTLB(fuT-LB)和影子uTLB(suTLB)动态切换的新型uTLB结构,作为两级TLB架构的一级缓存,为页面动态合并提供现场和载体,页面合并过程对软件透明.基于Mibench测试基准的实验结果表明,与filter-TLB架构相比,该页面动态合并方法可以平均降低TLB缺失率达27%. 展开更多
关键词 内存管理 旁路转换缓冲器(tlb) 页面动态合并
在线阅读 下载PDF
面向嵌入式应用的内存管理单元设计 被引量:4
11
作者 刘坤杰 游海亮 +1 位作者 严晓浪 葛海通 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2007年第7期1078-1082,1087,共6页
提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级... 提出了一种面向嵌入式应用的内存管理单元(MMU)的全综合设计结构,其地址转译缓存(TLB)采用多级结构,包括第一级分离的组相联微指令μITLB和微数据μDTLB及第二级统一的全相联JTLB.第一级μITLB和μDTLB表项少且组相联,查询速度快;第二级JTLB可采用多周期查询方式,易于高速综合实现.选取Mibench测试基准集中的部分典型应用,通过嵌入式片上系统(SoC)设计样例,验证了该MMU结构的应用适应性.SoC设计实验结果表明,多级TLB结构MMU的系统性能与单级全相联结构最大仅相差3.8%.将设计的MMU集成在自主开发的高端32-bit嵌入式芯核CK520中,在0.18μm 6层金属工艺最差工作条件下,处理器的时钟频率达到230MHz以上,面积仅增加了7.6%. 展开更多
关键词 内存管理单元 转译缓存 片上系统
在线阅读 下载PDF
基于MIPS架构的内存虚拟化研究 被引量:3
12
作者 蔡万伟 台运方 +1 位作者 刘奇 张戈 《计算机研究与发展》 EI CSCD 北大核心 2013年第10期2247-2252,共6页
内存虚拟化是系统虚拟化中如何有效抽象、利用、隔离计算机物理内存的重要方法,决定着系统虚拟化的整体性能.传统的纯软件内存虚拟化方法会产生较大的资源开销并且兼容性差,而硬件辅助的内存虚拟化方法需要重新设计处理器硬件架构.基于M... 内存虚拟化是系统虚拟化中如何有效抽象、利用、隔离计算机物理内存的重要方法,决定着系统虚拟化的整体性能.传统的纯软件内存虚拟化方法会产生较大的资源开销并且兼容性差,而硬件辅助的内存虚拟化方法需要重新设计处理器硬件架构.基于MIPS架构处理器提出一种软硬件协同的内存虚拟化方法,在不增加硬件支持的情况下提高内存虚拟化性能.提出的多层虚拟地址空间模型不仅可以解决MIPS架构处理器存在的虚拟化缺陷,而且可以在已有的内存虚拟化方法上提高性能.在多层虚拟地址空间模型的基础上,提出基于地址空间标识码(address space identity,ASID)、动态划分的旁路转换缓冲(translation lookaside buffer,TLB)共享方法,降低了虚拟机切换的开销.最终,在MIPS架构的龙芯3号处理器上实现了系统虚拟机VIRT-LOONGSON.性能测试表明,提出的方法可以提高大多数测试程序的性能,达到二进制翻译执行性能的3~5倍,并在TLB模拟方法的基础上提高了5%~16%的性能. 展开更多
关键词 系统虚拟化 内存虚拟化 旁路转换缓冲共享 MIPS 龙芯3号处理器
在线阅读 下载PDF
MIPS内存管理单元的设计与实现 被引量:2
13
作者 卢仕听 尤凯迪 +1 位作者 韩军 曾晓洋 《计算机工程》 CAS CSCD 北大核心 2010年第21期270-271,274,共3页
设计MIPS324kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度... 设计MIPS324kc处理器内存管理单元(MMU),该模块对处理器地址进行合法性检查,并按照不同的地址空间对虚拟地址进行静态或动态映射。在硬件上采用三级流水线方式实现JTLB,并为处理器指令端口和数据端口设计相应的快表以提高TLB的查询速度。MMU与总线接口模块的时序采用简化的AMBA协议,与处理器进行联合调试并运行Linux操作系统,同时在功能上通过FPGA验证。该模块经过DC综合后,面积约为32K等效逻辑门。 展开更多
关键词 内存管理单元 地址转换后备表 MIPS处理器
在线阅读 下载PDF
一种基于连续页面归并回收的旁路转换缓冲器
14
作者 杨婷 郝子轶 +1 位作者 李春强 孟建熠 《计算机应用研究》 CSCD 北大核心 2014年第8期2376-2379,共4页
旁路转换缓冲器(TLB)是内存管理单元中加速虚拟页号到物理页号转换过程的核心部件。基于程序连续页面分配访问的局部性特征,提出一种基于连续页面归并回收的TLB地址映射框架。在基于两路组相联结构的Main TLB基础上,设计一个用于合并回... 旁路转换缓冲器(TLB)是内存管理单元中加速虚拟页号到物理页号转换过程的核心部件。基于程序连续页面分配访问的局部性特征,提出一种基于连续页面归并回收的TLB地址映射框架。在基于两路组相联结构的Main TLB基础上,设计一个用于合并回收页面的RTLB,当Main TLB由于地址映射块冲突发生替换时,检查Main TLB中是否存在与旧翻译信息的虚拟页号(VPN)、物理页号(PPN)都连续的表项,并临时缓存到RTLB进行连续页面归并,合并后的表项映射范围扩大,有效提高了TLB的映射效率。基于EEMBC测试基准的实验表明,在表项数相同的情况下,提出的TLB与传统TLB相比,缺失率降低了47.72%,平均访问时间降低了4.42%,具有高性能、低功耗的特点。 展开更多
关键词 内存管理单元 旁路转换缓冲器 连续页面归并 页面回收 低功耗 高性能
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部