针对传统嵌入式以太网系统存在的数据传输速率低、硬件不能升级、实时性和通用性不足等问题,提出了基于内嵌有Nios II CPU的Altera Cyclone系列FPGA的以太网控制器设计方案.该方案针对以太网协议利用Quartus II和Nios II IDE为开发工具...针对传统嵌入式以太网系统存在的数据传输速率低、硬件不能升级、实时性和通用性不足等问题,提出了基于内嵌有Nios II CPU的Altera Cyclone系列FPGA的以太网控制器设计方案.该方案针对以太网协议利用Quartus II和Nios II IDE为开发工具,对硬件进行重新配置,以提高系统集成度;采用SOPC技术构建了嵌入式网络硬件平台;基于μC/OS-II实现了Niche Stack TCP/IP协议栈的移植及顶层应用程序的编写.系统测试结果表明,数据能够以400 Mb/s的速率正确收发,满足了以太网通信速率的要求,并可根据实际情况灵活配置.展开更多
为了提高TCP/IP协议栈的实时性,并保证其可靠性和可扩展性,满足物联网工程低功耗的需求,采用LPC2124ARM微控制器和ENC28J60网络芯片,实现了嵌入式的TCP/IP精简协议栈.该协议栈以实时操作系统μC/OS-Ⅱ为内核,除了基本TCP/IP协议簇外,还...为了提高TCP/IP协议栈的实时性,并保证其可靠性和可扩展性,满足物联网工程低功耗的需求,采用LPC2124ARM微控制器和ENC28J60网络芯片,实现了嵌入式的TCP/IP精简协议栈.该协议栈以实时操作系统μC/OS-Ⅱ为内核,除了基本TCP/IP协议簇外,还包含了DHCP、ICMP、Socket接口以及DNS协议以增强灵活性和可靠性.使用纯C和汇编语言编写,利用keil进行编译,proteus模拟仿真.完成了系统的移植、硬件驱动和协议栈的实现.使用wireshark等工具进行了一系列的功能、性能测试和实验.实验和测试结果表明,精简的协议栈在实现基本功能的基础上带来了更短的代码量(7.6 K RAM,48K ROM),其UDP传输速率达到了16.5K/s.而且协议栈支持扩展,用户可以根据需求自行设计.展开更多
文摘针对传统嵌入式以太网系统存在的数据传输速率低、硬件不能升级、实时性和通用性不足等问题,提出了基于内嵌有Nios II CPU的Altera Cyclone系列FPGA的以太网控制器设计方案.该方案针对以太网协议利用Quartus II和Nios II IDE为开发工具,对硬件进行重新配置,以提高系统集成度;采用SOPC技术构建了嵌入式网络硬件平台;基于μC/OS-II实现了Niche Stack TCP/IP协议栈的移植及顶层应用程序的编写.系统测试结果表明,数据能够以400 Mb/s的速率正确收发,满足了以太网通信速率的要求,并可根据实际情况灵活配置.
文摘为了提高TCP/IP协议栈的实时性,并保证其可靠性和可扩展性,满足物联网工程低功耗的需求,采用LPC2124ARM微控制器和ENC28J60网络芯片,实现了嵌入式的TCP/IP精简协议栈.该协议栈以实时操作系统μC/OS-Ⅱ为内核,除了基本TCP/IP协议簇外,还包含了DHCP、ICMP、Socket接口以及DNS协议以增强灵活性和可靠性.使用纯C和汇编语言编写,利用keil进行编译,proteus模拟仿真.完成了系统的移植、硬件驱动和协议栈的实现.使用wireshark等工具进行了一系列的功能、性能测试和实验.实验和测试结果表明,精简的协议栈在实现基本功能的基础上带来了更短的代码量(7.6 K RAM,48K ROM),其UDP传输速率达到了16.5K/s.而且协议栈支持扩展,用户可以根据需求自行设计.
