-
题名TP RAM的低功耗优化设计及应用
- 1
-
-
作者
周清军
刘红侠
-
机构
西安培华学院中兴电信学院
西安电子科技大学宽禁带半导体材料与器件教育部重点实验室
-
出处
《计算机工程与应用》
CSCD
北大核心
2017年第16期237-240,257,共5页
-
基金
国家自然科学基金(No.61376099
No.6143000024)
陕西省教育厅专项基金项目(No.16JK2138)
-
文摘
针对SoC中TP RAM的面积及功耗较大问题,提出一种优化设计方法。通过将SoC中的TP RAM替换成SP RAM,在SP RAM外围增加读写接口转换逻辑,使替换后的RAM实现原TP RAM的功能,保持对外接口不变。为了进一步降低功耗,使用自适应门控时钟,对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片,该芯片经TSMC 28 nm HPC工艺成功流片,die size为10.5 mm×11.3 mm,功耗为17.07 W。测试结果表明,优化后的RAM面积减少了25.2%,功耗降低了43.07%。
-
关键词
伪双口随机存储器(TPram)
单口随机存储器(spram)
接口转换逻辑
自适应门控时钟
格雷码
-
Keywords
Two ports random access memory(TP ram)
single port random access memory(sp ram)
interface logics of conversion
adaptive clock-gating
Gray code
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名基于FPGA的飞控计算机多路串行通信设计
被引量：6
- 2
-
-
作者
喻少林
韩波
李平
-
机构
浙江大学导航制导与控制研究所
-
出处
《计算机工程》
CAS
CSCD
北大核心
2011年第20期242-245,共4页
-
基金
国家"863"计划基金资助项目(2006AA10Z204)
-
文摘
飞控计算机与外设进行多路串行通信时必须进行串口扩展,但传统的通用异步接发器(UART)扩展接口芯片引脚多、体积大,与其他器件的接口复杂。为此,采用一块现场可编程门阵列芯片,利用verilog HDL编程,设计通用异步收发器单元、数据接收控制器、数据发送控制器、双口随机存取存储器等模块,实现飞控计算机的10路串行通信,减少电路面积和功耗。在ISE9.1i上的仿真结果表明,该设计可实现数据的正确传输。
-
关键词
现场可编程门阵列
通用异步收发器
数据接收控制器
数据发送控制器
双口随机存取存储器
-
Keywords
Field Programmable Gate Array（FPGA）
Universal Asynchronous Receiver/Transmitter（UART）
data-receive controller
data-send controller
dual-port random access memory（ram）
-
分类号
TP273.5
[自动化与计算机技术—检测技术与自动化装置]
-
-
题名多体交叉方式实现大容量FIFO缓存
被引量：1
- 3
-
-
作者
张大军
邓景丹
叶中付
-
机构
中国科学技术大学电子工程与信息科学系
上海鹏江电子技术研究所
-
出处
《数据采集与处理》
CSCD
北大核心
2008年第B09期190-195,共6页
-
文摘
先进先出缓存是数据采集与处理设备中不可或缺的器件。尤其当使用响应慢或传输速率起伏大的数据存贮设备进行实时数据采集时,就更需要容量大、带宽高的高性能先进先出缓存。当该需求远超过集成FIFO产品的支持时,用动态存贮器实现先进先出缓存就成为惟一选择。本文根据动态存贮器在数据采集与处理设备中实现高速大容量先进先出缓存的应用需求,研究一种基于动态存贮器多体交叉结构实现高性能透明双端口缓存的方法,包括存贮组织、控制以及对容量、数据带宽的性能分析。在此基础上研制出样机,测试表明该方法的有效性及可行性。
-
关键词
多体交叉
FPGA
先进行出
透明双端口
SDR-SDram
-
Keywords
interleaving
field programmable gate arrays （FPGA）
first-in-first-out（FIFO）
transparent dual-port
single data rate synchronous dynamic random access memory （SDR-SDram）
-
分类号
TN911
[电子电信—通信与信息系统]
-
