期刊文献+
共找到6篇文章
< 1 >
每页显示 20 50 100
用于400 Gb/s以太网PCS的递推RS编码电路 被引量:1
1
作者 韦春雷 吴新春 黄孝兵 《光通信技术》 北大核心 2024年第1期71-73,共3页
为了在400 Gb/s以太网物理编码子层(PCS)中实现高速纠错编码,设计了一种递推里德-所罗门(RS)编码电路。该电路通过组合递推因子、输入数据和寄存器数据,可以得到递推RS编码电路的结果。采用VCS+Verdi软件对传统RS编码电路、递推RS编码... 为了在400 Gb/s以太网物理编码子层(PCS)中实现高速纠错编码,设计了一种递推里德-所罗门(RS)编码电路。该电路通过组合递推因子、输入数据和寄存器数据,可以得到递推RS编码电路的结果。采用VCS+Verdi软件对传统RS编码电路、递推RS编码电路进行仿真,并使用Nangate 45 nm开源工艺进行综合测试。仿真与测试结果表明:相较于并行RS(544,514)编码电路,使用递推RS编码电路可以大幅度减少时间开销;32路递推RS(544,514)编码电路的面积降低了68%,功耗降低了60%。 展开更多
关键词 400 Gb/s以太网 物理编码子层 RS码
在线阅读 下载PDF
千兆位以太网PCS子层及其应用
2
作者 刘琼 《计算机工程与应用》 CSCD 北大核心 2000年第8期41-44,共4页
研究了IEEE802.3z为千兆位以大网PCS物理干层定义的8B10B编译码方法,总结了8B10BPCS实现中的技术问题。
关键词 千兆位以太网 物理编码子层 pcs子层
在线阅读 下载PDF
面向100 Gbps网络应用的RISC-V CPU设计与实现 被引量:3
3
作者 李晓霖 韩萌 +7 位作者 郝凯 薛海韵 卢圣健 张昆明 祁楠 牛星茂 肖利民 郝沁汾 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2021年第6期956-962,共7页
RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,因此基于RISC-V架构的技术和产品发展迅速.然而,目前基于RISC-V架构的中高端64位CPU设计实例很少,也缺乏相应的商用IP,尤其是在面向高速网络应用方面.因此,首先改进... RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,因此基于RISC-V架构的技术和产品发展迅速.然而,目前基于RISC-V架构的中高端64位CPU设计实例很少,也缺乏相应的商用IP,尤其是在面向高速网络应用方面.因此,首先改进了开源的64位U500 RISC-V SoC,包括增加了总线宽度和集成二级缓存等;然后在CPU中实现了完整的100 Gbps以太网功能模块,包括介质访问控制子层、物理编码子层和串行器/解串器以及用于该功能模块的发送缓冲区和接收缓冲区;最后通过前端仿真、FPGA验证以及启动Linux操作系统,验证了所设计的64位RISC-V CPU以及100 Gbps以太网功能模块的正确性和有效性.所设计的RISC-V CPU和100 Gbps以太网功能模块可应用于智能网卡等数据中心应用场景. 展开更多
关键词 RISC-V 片上系统 100 Gbps以太网 介质访问控制子层 物理编码子层 串行器/解串器 智能网卡
在线阅读 下载PDF
千兆以太网1000BASE-T收发器物理编码子层系统及芯片设计 被引量:1
4
作者 夏琦 戎蒙恬 诸悦 《上海交通大学学报》 EI CAS CSCD 北大核心 2006年第3期528-531,共4页
提出了一种优化而可行的系统结构,并以硬件实现了千兆以太网物理编码子层.该系统主要电路模块包括:递归式系统卷积码和网格编码器,以达到约6 dB的编码增益;优化的逻辑电路,以实现符号映射,替代了约6 KB的ROM;并行搜索阵列电路,以实现物... 提出了一种优化而可行的系统结构,并以硬件实现了千兆以太网物理编码子层.该系统主要电路模块包括:递归式系统卷积码和网格编码器,以达到约6 dB的编码增益;优化的逻辑电路,以实现符号映射,替代了约6 KB的ROM;并行搜索阵列电路,以实现物理编码子层的训练.仿真及FPGA验证结果表明,该系统的关键路径时延小于7 ns,符合802.3标准. 展开更多
关键词 千兆以太网 物理编码子层 网格编码 并行搜索阵列
在线阅读 下载PDF
千兆位以太网物理编码子层编码算法与实现 被引量:1
5
作者 王佳梁 戎蒙恬 +1 位作者 诸悦 夏琦 《计算机工程》 EI CAS CSCD 北大核心 2005年第11期115-116,159,共3页
为满足千兆位以太网1000Base-T在5类线上传输1Gbps数据的要求,介绍了千兆以太网收发器物理编码子层的编码算法,并给出了ASIC实现方案。使用递归式系统卷积码和网格编码,可以达到约6dB的编码增益。用Verilog语言完成发送模块设计,仿真结... 为满足千兆位以太网1000Base-T在5类线上传输1Gbps数据的要求,介绍了千兆以太网收发器物理编码子层的编码算法,并给出了ASIC实现方案。使用递归式系统卷积码和网格编码,可以达到约6dB的编码增益。用Verilog语言完成发送模块设计,仿真结果表明该设计完全符合802.3ab协议规范,能够满足千兆位以太网的传输要求。 展开更多
关键词 千兆位以太网 物理编码子层 递归式系统卷积码 网格编码
在线阅读 下载PDF
EPON上行方向物理编码子层的FPGA实现
6
作者 黄骏 叶家骏 林如俭 《上海大学学报(自然科学版)》 CAS CSCD 2003年第5期414-419,共6页
目前EPON的物理层(其中包含物理编码子层)在上行方向尚无ASIC芯片可以直接使用.该文提出了EPON物理编码子层在上行方向的设计思想,并用FPGA实现.功能仿真的结果验证了该设计逻辑功能的正确性.
关键词 基于以太网的无源光网络 物理编码子层 物理媒体接入子层 物理介质相关子层 8810B编译码 同步 状态机
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部