期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到222篇文章
< 1 2 … 12 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
应用于边缘端视觉感知系统的低功耗片上缓冲存储器
1
作者 陈漠 张静 +2 位作者 王艳蓉 麦麦提·那扎买提 乔飞 《电子与信息学报》 北大核心 2025年第9期3116-3125,共10页
视觉感知系统通过算法提取信息,但其能效受限于感知过程中数据转换与搬移的功耗开销。采用片上缓存实现边缘端系统中数据的存储与交互,通过减少对冗余信息的传输与搬运过程中的功耗,可有效降低系统的整体功耗。该研究提出了一种面向边... 视觉感知系统通过算法提取信息,但其能效受限于感知过程中数据转换与搬移的功耗开销。采用片上缓存实现边缘端系统中数据的存储与交互,通过减少对冗余信息的传输与搬运过程中的功耗,可有效降低系统的整体功耗。该研究提出了一种面向边缘计算的低功耗片上缓冲存储器(Cache)设计方案。该方案基于静态随机存取存储器(SRAM)单元,根据系统中二值神经网络层间数据量峰值,将缓存容量定制为40.5 kbit,集成在芯片内,专用于存储视觉感知系统的神经网络层间数据。针对传统单体式片上缓存功耗过高的问题,该方案采用分块式存储架构,依据二值神经网络最大池化层输出特征,将缓存阵列划分为8个独立可关断的72×72位子阵列。通过分块存储机制,数据存取过程中的动态功耗得到了有效降低。同时,该文进一步提出动态存储控制策略,利用卷积运算时层间数据量逐层递减的特性,在存取第2层卷积数据时,仅激活必要子阵列,由存储控制模块动态关闭未使用区块,实现功耗深度优化。在TSMC 180 nm CMOS工艺下仿真,结果表明时钟频率在10 MHz时,相较于单一式架构,分块式缓存在存储第1层卷积数据时,读写动态功耗降低64.97%;结合动态存储控制策略后,存储第2层卷积数据时的读写动态功耗进一步降低52.9%。该设计为边缘端视觉感知系统提供了高能效的片上存储解决方案。 展开更多
关键词 片上缓冲存储器 低功耗设计 静态随机存取存储器
在线阅读 下载PDF
MEMS悬挂式弱磁加热结构研制
2
作者 刘健一 黄明忠 +3 位作者 陆柏川 刘亚蕾 贾朔 屈继峰 《计量学报》 北大核心 2025年第8期1105-1110,共6页
基于微机电系统(MEMS)技术设计并制造了一种集成加热和控温的低功耗型弱磁加热结构,通过力学和热学分析探究其在芯片级集成化加热和温控领域的应用潜力。该结构采用聚酰亚胺为基底构建悬挂式结构,力学分析表明其具备机械稳定性优势,通... 基于微机电系统(MEMS)技术设计并制造了一种集成加热和控温的低功耗型弱磁加热结构,通过力学和热学分析探究其在芯片级集成化加热和温控领域的应用潜力。该结构采用聚酰亚胺为基底构建悬挂式结构,力学分析表明其具备机械稳定性优势,通过理论计算、有限元仿真和抗拉实验验证,该结构最大能承受0.68 N的压力荷载,并安全承载体积为5 mm×5 mm×2 mm的硅基芯片。热学分析显示该结构在加热过程中温度分布及功耗情况,仿真结果表明,与无悬挂式结构相比,该结构能够实现24.5%的功耗降低;真空环境下实验测得,使用该加热结构将芯片维持在80℃时所需的加热功率仅为13.3 mW,同时加热过程中产生的磁场强度为6.125 nT。 展开更多
关键词 弱磁加热 低功耗设计 微机电系统 集成加热 量子计量器件
在线阅读 下载PDF
基于双面布局的低寄生电感SiC功率模块
3
作者 马浩浩 杨媛 +2 位作者 郭孙毓 Santiago Cobreces 李言 《电工技术学报》 北大核心 2025年第16期5092-5105,共14页
碳化硅(SiC)功率模块的高开关速度导致其对寄生电感更加敏感,大的寄生电感使器件承受更大的电气应力,增加开关损耗。为降低模块寄生电感,该文提出一种双面布局SiC功率模块结构。该结构通过在直接覆铜陶瓷基板(DBC)上对称布置功率器件和... 碳化硅(SiC)功率模块的高开关速度导致其对寄生电感更加敏感,大的寄生电感使器件承受更大的电气应力,增加开关损耗。为降低模块寄生电感,该文提出一种双面布局SiC功率模块结构。该结构通过在直接覆铜陶瓷基板(DBC)上对称布置功率器件和功率端子,并利用穿孔实现三维电流流动,显著减少了空间占用和寄生电感,从而提升了模块的整体性能。此外,通过仿真和实验测试对该模块进行了系统分析,仿真结果显示,与传统二维键合线封装相比,双面布局结构将寄生电感降低了95%;实验测试进一步验证了该结构在动态特性方面的优势,与商用模块相比,该模块的电压超调减少了37%,开关损耗降低了14%。这些结果表明,双面布局结构在提高电气性能和优化开关特性方面具有显著优势。 展开更多
关键词 双面布局功率模块 功率模块封装设计 低寄生电感封装 碳化硅功率模块
在线阅读 下载PDF
分布式气溶胶碘取样仪整机设计与性能提升
4
作者 夏永震 郑皓 +1 位作者 张伟 王欣 《兵工自动化》 北大核心 2025年第11期79-84,共6页
为解决传统取样设备在实际应用中面临诸多局限问题,以分布式气溶胶碘取样仪AS-1001X+为研究对象,设计一种兼具高效采样、低功耗、强环境适应性与高便携性的设备。以气体动力学、颗粒捕集理论及模块化设计思想为核心支撑,梳理气溶胶采样... 为解决传统取样设备在实际应用中面临诸多局限问题,以分布式气溶胶碘取样仪AS-1001X+为研究对象,设计一种兼具高效采样、低功耗、强环境适应性与高便携性的设备。以气体动力学、颗粒捕集理论及模块化设计思想为核心支撑,梳理气溶胶采样与碘吸附的底层机制—气溶胶颗粒通过惯性碰撞、布朗扩散等物理过程被滤纸捕获,而碘蒸气则依托物理吸附与化学吸附的复合作用被碘盒截留。采用模块化设计理念将设备划分为采样、动力、控制等独立模块,通过模块间的低耦合接口设计提升系统灵活性,并构建以能量效率优化为目标的低功耗架构。性能数据与优化结果表明:该设备的运行时长、采样效率、环境适应性与便携性均显著优于同类设备。 展开更多
关键词 分布式气溶胶碘取样仪 模块化设计 低功耗 采样效率 环境适应性 便携性
在线阅读 下载PDF
吉林一号高分03星电源系统批产设计与实践
5
作者 刘树峰 陈茂胜 +3 位作者 邹吉炜 山峰 宋涛 孙正扬 《电源技术》 北大核心 2025年第4期883-886,共4页
针对目前国内商业卫星星座建设周期长、成本高的现状,以吉林一号高分03星批量化生产为背景,对卫星电源分系统的批量化生产进行了探索。基于整星提出的面向加工、装配、测试的批产设计理念,对太阳电池阵、蓄电池组、电源控制器分别展开... 针对目前国内商业卫星星座建设周期长、成本高的现状,以吉林一号高分03星批量化生产为背景,对卫星电源分系统的批量化生产进行了探索。基于整星提出的面向加工、装配、测试的批产设计理念,对太阳电池阵、蓄电池组、电源控制器分别展开了批产设计,电源分系统具有低成本、低质量、低功耗的特点。64颗卫星电源分系统在轨全部运行稳定可靠,各项指标一致性好,这种星载单机的批产经验可为我国大规模商业卫星星座的建设提供一些参考。 展开更多
关键词 电源分系统 批产设计 低成本 轻量化 自动化测试
在线阅读 下载PDF
航天器总线管理系统的SOC设计与研究 被引量：6
6
作者 张伟功 段青亚 +2 位作者 王剑峰 郝跃 刘曙蓉 《宇航学报》 EI CAS CSCD 北大核心 2005年第3期373-376,共4页
高速、高可靠、低功耗的智能型串行系统总线是航天器进一步发展必须解决的一个关键问题。以1553B总线控制器为例,采用SOC设计方法,研究了航天器系统总线的设计和实现。首先按照1553B总线标准设计了总线管理SOC的系统结构,然后重点解决了... 高速、高可靠、低功耗的智能型串行系统总线是航天器进一步发展必须解决的一个关键问题。以1553B总线控制器为例,采用SOC设计方法,研究了航天器系统总线的设计和实现。首先按照1553B总线标准设计了总线管理SOC的系统结构,然后重点解决了SOC设计中的IP开发应用、可靠性设计、容错机制及低功耗实现等关键技术。采用这些SOC设计方法的1553B总线协议处理器取得了一次流片成功,为今后更高速率的航天器总线管理系统的SOC研究提供了一种思路和方法上的借鉴。 展开更多
关键词 航天器总线 1553B总线 SOC 低功耗设计 可靠性
在线阅读 下载PDF
单相多功能电能表设计 被引量：38
7
作者 贺静丹 滕召胜 +1 位作者 温和 周良璋 《电子测量与仪器学报》 CSCD 2011年第1期89-95,共7页
针对目前市场对高可靠性低成本多功能单相电能表的需求,设计了一种基于单片机的具有多参数测量、多通信方式、复费率等多种功能的单相电子式电能表,给出了电源管理和计量取样单元的硬件电路和软件流程,重点介绍了电流、电压采样的设计,... 针对目前市场对高可靠性低成本多功能单相电能表的需求,设计了一种基于单片机的具有多参数测量、多通信方式、复费率等多种功能的单相电子式电能表,给出了电源管理和计量取样单元的硬件电路和软件流程,重点介绍了电流、电压采样的设计,探讨了电能表的误差来源,提出了软件实现的单相电子式电能表的三点校表方法。这种电能表成本低,硬件结构简单,技术指标完全满足IEC62052-11和IEC62053-21标准,已批量生产。 展开更多
关键词 多功能单相电能表 MSP430FE427单片机 低功耗设计 三点校表法
在线阅读 下载PDF
单片机系统的低功耗设计与应用 被引量：14
8
作者 徐晓磊 姜波 +1 位作者 薛锦诚 陈祥光 《电测与仪表》 北大核心 2000年第10期28-31,共4页
从理论分析和实际应用两个方面阐述了单片机系统低功耗设计的一般方法，同时以智能IC卡水表系统的低功耗设计作为实例，深入分析单片机系统低功耗设计中所遇到的实际问题，并给出解决的途径和方法。
关键词 低功耗设计 IC卡 睡眠模式 水表 单片机系统
在线阅读 下载PDF
嵌入式系统的低功耗设计 被引量：10
9
作者 杨天池 金梁 王天鹏 《仪器仪表学报》 EI CAS CSCD 北大核心 2006年第z1期946-948,共3页
嵌入式系统的电源管理是系统设计中关键部分,合理的电源管理方案可以减少系统的功耗并提高整体性能。本文提出了一种层次化的电源管理结构,分别为硬件层、驱动层、操作系统层、电源管理层和应用层。本文同时引入了动态的电源管理方法来... 嵌入式系统的电源管理是系统设计中关键部分,合理的电源管理方案可以减少系统的功耗并提高整体性能。本文提出了一种层次化的电源管理结构,分别为硬件层、驱动层、操作系统层、电源管理层和应用层。本文同时引入了动态的电源管理方法来解决电源功耗的动态管理问题。通过在实际的系统中的测试表明,该电源管理机制的有效性。 展开更多
关键词 嵌入式系统 低功耗设计 动态电源管理 PXA255
在线阅读 下载PDF
具有邻域子空间电路模块的低功耗测试设计 被引量：5
10
作者 肖继学 谢永乐 +1 位作者 陈光 胡兵 《仪器仪表学报》 EI CAS CSCD 北大核心 2010年第1期137-142,共6页
本论文提出了具有邻域子空间电路模块的基于累加器测试的低功耗测试方法。该方法将测试矢量进行伪格雷码编码以降低电路的开关活动率,从而减少测试功耗。FPGA实现的由3～2计数器构成的8位行波进位加法器的实验表明,该方法降低了约17%的... 本论文提出了具有邻域子空间电路模块的基于累加器测试的低功耗测试方法。该方法将测试矢量进行伪格雷码编码以降低电路的开关活动率,从而减少测试功耗。FPGA实现的由3～2计数器构成的8位行波进位加法器的实验表明,该方法降低了约17%的测试动态功耗。接着研究了该低功耗测试的硬件实现。通过复用电路中的加法器,巧妙、成功地避免了额外逻辑异或功能模块的引入。该设计将测试的额外硬件开销降至最低且不需要电路结构的调整。该低功耗测试方法能测试出邻域子空间对应电路基本组建模块内的任意固定性组合失效,且不会降低原电路的性能。 展开更多
关键词 低功耗 设计 测试生成器
在线阅读 下载PDF
基于云服务接入的温室环境采集终端优化设计 被引量：6
11
作者 李文龙 郑文刚 +2 位作者 卜云龙 张馨 姚远方 《沈阳农业大学学报》 CAS CSCD 北大核心 2018年第3期371-377,共7页
由于温室环境信息采集需求多样、应用分散设备接入网络困难且为物联网,云服务优先应用领域,使得采用运营商通讯(GSM/GPRS、3G、4G等)的环境数据采集设备在温室生产中应用越来越多,但实际运行过程中依然存在系统能耗高、太阳能温室内充... 由于温室环境信息采集需求多样、应用分散设备接入网络困难且为物联网,云服务优先应用领域,使得采用运营商通讯(GSM/GPRS、3G、4G等)的环境数据采集设备在温室生产中应用越来越多,但实际运行过程中依然存在系统能耗高、太阳能温室内充电效率低、铅酸蓄电池供电为主体积大、整体密封性差难以适应高温高湿环境等问题,迫切需要在以上几个方面开展优化设计。开发了低成本、集成度高、低功耗的温室环境感知终端,能够采集常规数字(I2C、1-wire、串口等)、模拟信号传感器(0~5V,4~20m A),灵活选择传感器满足用户对不同监测参数的测量需求并通过GSM/GPRS接入已有的设施农业云服务平台,适合分散,大区域接入、单温室直接网络接入等应用场景。重点在终端能耗管理、防护结构、太阳能供电结构等方面开展优化设计,小功率太阳能电池板采用多角度安装方式,实现延长充电时间超过2h·d^(-1),提高温室内太阳能利用率;将主动通风空气防辐射罩与符合IP67标准防护壳构成一体,适应高温高湿环境,并加速防辐射罩内部与外部气流交换速度,提高温湿度、CO2测量响应速度和精度;低功耗硬件选型配合事件触发唤醒能耗管理模式解决GSM/GPRS通讯能耗问题使终端休眠能耗为44u A,常规应用频率平均功耗达1.1m A,实现无外接供电设备全负荷独立工作近1个月,满足温室环境在线监测需求。该优化设计与应用具有开放性、易用性、低成本、安装便捷等特点,能够提升温室生产监测能力,市场前景广阔。 展开更多
关键词 温室 智能传感器 环境监测 低功耗设计 GSM/GPRS
在线阅读 下载PDF
低功耗的可重构数据Cache设计 被引量：5
12
作者 肖斌 方亮 +2 位作者 柴亦飞 陈章龙 涂时亮 《计算机工程与设计》 CSCD 北大核心 2007年第7期1508-1510,1707,共4页
在嵌入式处理器中,Cache功耗所占的比重越来越大。提出了一种可重构的低功耗数据Cache,能够利用程序运行过程中的空间和时间局部性以及高频数据值局部性来节省功耗。Mibench和Mediabench的仿真结果表明,对于多媒体应用为主的测试程序,... 在嵌入式处理器中,Cache功耗所占的比重越来越大。提出了一种可重构的低功耗数据Cache,能够利用程序运行过程中的空间和时间局部性以及高频数据值局部性来节省功耗。Mibench和Mediabench的仿真结果表明,对于多媒体应用为主的测试程序,采用基于高频值的可重构低功耗数据Cache与普通Cache相比,平均能量消耗降低34.45%,平均能量延迟乘积降低27.50%。 展开更多
关键词 可重构 高速缓存 高频数据值 低功耗设计 嵌入式系统
在线阅读 下载PDF
绝热计算原理与能量恢复型CMOS电路 被引量：23
13
作者 吴训威 杭国强 《计算机学报》 EI CSCD 北大核心 2000年第7期779-779,F003,共2页
从改变 CMOS电路中能量传输方式的观点出发 ,讨论了绝热计算原理 .在此基础上对实现能量恢复的现有三种方案及相应的电路结构进行了分析与比较 .
关键词 能量恢复 绝热计算原理 CMOS电路 能耗分析
在线阅读 下载PDF
基于结构级的低功耗设计方法 被引量：3
14
作者 罗旻 杨波 +1 位作者 高德远 沈绪榜 《小型微型计算机系统》 CSCD 北大核心 2004年第3期329-333,共5页
随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 ... 随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 .文中主要讲述通过不同方法在进行结构设计时如何实现低功耗设计 ,比如采用并行结、流水结构。 展开更多
关键词 低功耗设计 结构级 数字CMOS电路 电路设计 结构设计 芯片性能
在线阅读 下载PDF
低能耗嵌入式系统的设计 被引量：4
15
作者 许海燕 卢伟 +1 位作者 杨晨晖 吴芸 《计算机应用研究》 CSCD 北大核心 2002年第6期123-124,129,共3页
能量消耗问题是近几年来人们在嵌入式系统设计中普遍关注的难点与热点 ,它严重制约着嵌入式系统的应用及发展。以减少嵌入式系统所耗电能为目标 ,总结了当前国际上所采用的几种主要的优化措施。
关键词 低能耗嵌入式系统 设计 能量消耗 动态电源管理 动态电压缩放 低耗能硬件设计 低耗能软件设计
在线阅读 下载PDF
分组密码处理器的可重构分簇式架构 被引量：14
16
作者 孟涛 戴紫彬 《电子与信息学报》 EI CSCD 北大核心 2009年第2期453-456,共4页
该文在研究分组密码算法处理特征的基础上,提出了可重构分簇式分组密码处理器架构。在指令的控制下,数据通路可动态地重构为4个32bit簇,2个64bit簇和一个128bit簇,满足了分组密码算法数据处理所需的灵活性。基于分簇结构,提出了由指令... 该文在研究分组密码算法处理特征的基础上,提出了可重构分簇式分组密码处理器架构。在指令的控制下,数据通路可动态地重构为4个32bit簇,2个64bit簇和一个128bit簇,满足了分组密码算法数据处理所需的灵活性。基于分簇结构,提出了由指令显性地分隔电路结构的低功耗优化技术,采用此技术使得整体功耗降低了36.1%。设计并实现了5级流水线以及运算单元内流水结构,处理AES/DES/IDEA算法的速度分别达到了689.6Mbit/s,400Mbit/s和416.7Mbit/s。 展开更多
关键词 分组密码算法 分簇式架构 可重构计算 低功耗设计 流水线
在线阅读 下载PDF
可自适应变频嵌入式微处理器核的设计 被引量：4
17
作者 李侠 周晓方 +1 位作者 张海清 章倩苓 《小型微型计算机系统》 CSCD 北大核心 2006年第2期335-338,共4页
变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、... 变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、休眠模式,可停止整个系统时钟及PLL的运行,有效地降低了功耗.仿真结果表明,在0.18umCMOS工艺下,SRISC-I最高频率达到250MHz,在PLL的控制下其工作频率可以以10MHz的步长改变.同时,给出了SRISC-I在不同频率下运行Dhrystone2.1程序的功耗,250MHz时为82.466mWatt,而在休眠模式下仅为28uWatt. 展开更多
关键词 变频技术 功耗管理技术 低功耗设计 嵌入式微处理器核
在线阅读 下载PDF
低功耗RFID的公钥密码系统实现 被引量：7
18
作者 陈剑 张春 陈虹 《半导体技术》 CAS CSCD 北大核心 2009年第9期890-894,共5页
安全性是RFID系统继续扩大应用的一个重要障碍。为提高RFID系统的安全性,给出了一种基于公钥密码体制NTRU的实现。并针对RFID标签芯片成本低、计算能力弱、获取能量少的特点,在设计中面向计算时间、小面积和低功耗优化。实现中采用了门... 安全性是RFID系统继续扩大应用的一个重要障碍。为提高RFID系统的安全性,给出了一种基于公钥密码体制NTRU的实现。并针对RFID标签芯片成本低、计算能力弱、获取能量少的特点,在设计中面向计算时间、小面积和低功耗优化。实现中采用了门控时钟,预计算等措施,使最终电路总计占用2837个等效逻辑门,在时钟频率为500kHz时,电路的功耗为13.68μW。最后给出了与传统密码体系的对比,分析了采取措施的效用。 展开更多
关键词 射频识别 公钥密码体制 低功耗设计
在线阅读 下载PDF
应用于片上系统中低功耗IP核设计的自适应门控时钟技术 被引量：4
19
作者 常晓涛 张明明 +1 位作者 张志敏 韩银和 《计算机学报》 EI CSCD 北大核心 2007年第5期823-830,共8页
门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方... 门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点,分析已有的各种门控时钟技术的优缺点,指出这些缺点是SoC设计中的严重障碍,随后抽象出IP核工作模型,提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下,可以根据IP核的应用状况自动开关时钟,不但可以降低动态功耗,还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明,在不降低性能的前提下,可以平均降低62.2%的动态功耗,同时理论上平均降低70.9%的漏电功耗. 展开更多
关键词 门控时钟 IP核 片上系统 低功耗设计
在线阅读 下载PDF
寄存器传输级低功耗设计方法 被引量：6
20
作者 罗旻 杨波 +1 位作者 高德远 沈绪榜 《小型微型计算机系统》 CSCD 北大核心 2004年第7期1207-1211,共5页
随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 ... 随着移动设备需求量的不断增大和芯片工作速度的不断提高 ,芯片的功耗已经成为电路设计者必须考虑的问题 ,对于芯片整体性能的评估已经由原来的面积和速度的权衡变成面积、时序、可测性和功耗的综合考虑 ,并且功耗所占的权重会越来越大 .本文主要讲述在 RTL 设计中如何实现低功耗设计 . 展开更多
关键词 低功耗设计 寄存器传输级
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 12 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部