基于RISC-V的NMS算法指令扩展与硬件实现

1

作者 徐俊杰 张加宏 +3 位作者 魏敬和 刘国柱 何键 赵伟 《集成电路应用》 2024年第10期16-18,共3页

阐述针对图像识别过程中的NMS小算力算法,提出一种新的硬件加速方案。方案权衡加速效果与硬件开销,根据NMS算法所涉及的核心计算内容,扩展专用的RISC-V复合运算指令模块,基于开源的CPU核心扩展硬件结构,并对比基本核心加速器与扩展核心... 阐述针对图像识别过程中的NMS小算力算法,提出一种新的硬件加速方案。方案权衡加速效果与硬件开销,根据NMS算法所涉及的核心计算内容,扩展专用的RISC-V复合运算指令模块,基于开源的CPU核心扩展硬件结构,并对比基本核心加速器与扩展核心加速器性能。新扩展核心实现相同功能软件负载指令数缩减36.5%,周期数缩减55.2%。 展开更多

关键词 图像识别 硬件加速器 NMS算法 RisC-V 指令集扩展

在线阅读 下载PDF 职称材料

基于RISC-V指令扩展的低开销SM4算法设计与实现 被引量：9

2

作者 陈锐 李冰 刘向东 《电子器件》 CAS 北大核心 2021年第1期108-113,共6页

为了保障工业物联网采集数据的机密性,同时考虑到物联网终端设备资源受限与成本低廉的特点,提出以软硬件协同设计的方式实现SM4算法,以平衡资源开销、性能和延时。在开源RISC-V指令集的基础上,增加了两条自定义指令以实现密钥扩展和加... 为了保障工业物联网采集数据的机密性,同时考虑到物联网终端设备资源受限与成本低廉的特点,提出以软硬件协同设计的方式实现SM4算法,以平衡资源开销、性能和延时。在开源RISC-V指令集的基础上,增加了两条自定义指令以实现密钥扩展和加解密算法的轮函数,设计了一款低开销的SM4指令功能单元硬件电路结构。从时钟周期精确的仿真结果来看,与无扩展指令的实现相比,延时缩减81.72%,吞吐率提升4.47倍。从SMIC 180 nm工艺下综合结果来看,SM4指令功能单元仅占用了1684门,与参考文献相比,资源开销至少降低38.9%。 展开更多

关键词 工业物联网 SM4 RisC-V 指令扩展 加密

在线阅读 下载PDF 职称材料

面向嵌入式应用的指令集自动扩展 被引量：5

3

作者 吕雅帅 沈立 +1 位作者 黄立波 王志英 《电子学报》 EI CAS CSCD 北大核心 2008年第5期985-988,共4页

面向特定应用扩展指令集,并通过定制的硬件实现这些扩展指令,能够大幅度提高嵌入式处理器的性能.本文提出了一种全自动的面向特定应用的指令集扩展流程,该流程能够较精确地估算扩展指令的性能加速比和硬件开销,并高效完成指令模板匹配.... 面向特定应用扩展指令集,并通过定制的硬件实现这些扩展指令,能够大幅度提高嵌入式处理器的性能.本文提出了一种全自动的面向特定应用的指令集扩展流程,该流程能够较精确地估算扩展指令的性能加速比和硬件开销,并高效完成指令模板匹配.实验结果表明,在给定的硬件开销限制下,该方法产生的扩展指令能够显著提升嵌入式应用的性能. 展开更多

关键词 嵌入式应用 扩展指令 自动生成

在线阅读 下载PDF 职称材料

基于差分进化和贪心策略的自定义指令选择算法研究 被引量：2

4

作者 周学海 纪金松 张敏 《电子学报》 EI CAS CSCD 北大核心 2009年第2期372-376,共5页

本文针对常见启发式算法中忽略指令与指令实例区别的问题,改进了一个已有启发式算法Greedy-Heur:根据指令实例的启发式函数值得出相应指令的权值,并根据指令的优先级关系以贪心策略进行指令实例选择.针对启发式算法无法找到最优解的问题... 本文针对常见启发式算法中忽略指令与指令实例区别的问题,改进了一个已有启发式算法Greedy-Heur:根据指令实例的启发式函数值得出相应指令的权值,并根据指令的优先级关系以贪心策略进行指令实例选择.针对启发式算法无法找到最优解的问题,本文引入基于群体搜索的差分进化算法,并结合贪心策略,提出了ISDE(Instruction Selection Based on Differential Evolution)算法.ISDE算法通过简单的编码和高效的适应度评价机制,快速地迭代搜索最优指令组合.实验结果表明,GreedyHeur和ISDE算法能快速有效地找到比已有启发式算法更优的候选指令组合. 展开更多

关键词 差分进化算法 贪心策略 指令集扩展 指令选择

在线阅读 下载PDF 职称材料

一种面向分组密码的指令扩展方法 被引量：1

5

作者 刘恺 敖天勇 +2 位作者 饶金理 戴葵 邹雪城 《微电子学与计算机》 CSCD 北大核心 2015年第11期87-91,共5页

针对信息安全领域广泛存在的分组密码运算需求,提出一种面向分组密码的指令扩展方法.通过统计分析47种分组密码算法的运算特点,发现了四种需要加速的基本运算,并设计了四个密码运算单元对这四种基本运算进行加速.将这四个密码运算单元... 针对信息安全领域广泛存在的分组密码运算需求,提出一种面向分组密码的指令扩展方法.通过统计分析47种分组密码算法的运算特点,发现了四种需要加速的基本运算,并设计了四个密码运算单元对这四种基本运算进行加速.将这四个密码运算单元设计成为一个数据触发单元植入微处理器中,从而实现了分组密码运算的加速.该方法具有实现简单、灵活性高等优点.评估结果显示扩展后的微处理器对于常见分组密码算法的加速比为2.4～9.3,且硬件开销仅为原微处理器的1.3倍. 展开更多

关键词 分组密码 指令扩展 微处理器 数据触发

在线阅读 下载PDF 职称材料

面向数字助听器的低功耗ASIP设计 被引量：1

6

作者 薛金勇 黑勇 +1 位作者 陈黎明 于增辉 《微电子学与计算机》 CSCD 北大核心 2013年第11期9-14,共6页

数字助听器系统因具有便携性对功耗要求严格,同时功能的不断改进与增加,需要设计提供良好的灵活性与计算性能,而ASIC的设计不够灵活,GPP的设计通常不满足系统对功耗的需求.专用指令集处理器(ASIP)具有较好的性能、较低的功耗、较高的灵... 数字助听器系统因具有便携性对功耗要求严格,同时功能的不断改进与增加,需要设计提供良好的灵活性与计算性能,而ASIC的设计不够灵活,GPP的设计通常不满足系统对功耗的需求.专用指令集处理器(ASIP)具有较好的性能、较低的功耗、较高的灵活性,通过分析数字助听器算法,添加专用指令与加速单元,在设计的各个阶段综合利用软硬件的低功耗设计方法,ASIP可以很好地满足数字助听器系统对设计低功耗以及灵活性的设计需求.设计基于TSMC 130 mm工艺进行了流片,当系统工作在8 MHz时钟频率、1.2 V工作电压时,处理器功耗约0.963 mW. 展开更多

关键词 专用指令集处理器 数字助听器 指令集扩展 加速单元 低功耗

在线阅读 下载PDF 职称材料

IEEE802．15．4中AES-CCM协议的扩展指令集实现 被引量：1

7

作者 封斌 齐德昱 韩海雯 《电子与信息学报》 EI CSCD 北大核心 2013年第2期335-340,共6页

该文在高级加密标准(AES)快速算法的基础上,设计了一组基于可配置处理器NiosII上的扩展指令,用于IEEE802.15.4标准媒体访问控制层中基于AES算法的计数器模式和密码分组链接消息验证码(AES-CCM)协议的硬件加速。该文首先推导出快速算法... 该文在高级加密标准(AES)快速算法的基础上,设计了一组基于可配置处理器NiosII上的扩展指令,用于IEEE802.15.4标准媒体访问控制层中基于AES算法的计数器模式和密码分组链接消息验证码(AES-CCM)协议的硬件加速。该文首先推导出快速算法中用于轮变换的查找表与S盒的逻辑关系,然后通过复合域变换方法用硬件电路实现S盒的计算,从而消除了支撑扩展指令集的硬件逻辑对片上存储空间的消耗。同时给出该协议基于查表法的扩展指令集和协处理器的设计方案,并在EP2C35芯片上进行实现和对比。该方案仅消耗223个逻辑单元(LE),吞吐量为668.7 kbps,时钟周期数比软件算法加速174.6倍,芯片面积仅为协处理器方案的9.5%,显著降低了无线传感网节点设备的成本和功耗。 展开更多

关键词 无线传感网 扩展指令集 IEEE802 15 4 高级加密标准的计数器模式和密码块链信息认证码(AES—CCM)协议 S盒 复合域

在线阅读 下载PDF 职称材料

基于MIPS32架构三角函数指令集扩展的设计与实现 被引量：2

8

作者 李正平 高杨 《合肥工业大学学报（自然科学版）》 CAS 北大核心 2021年第5期612-615,共4页

基于商用MIPS32处理器架构,文章提出一种CORDIC算法的指令集扩展方法,利用硬件电路的并行性、可定制性以及指令编码的灵活性,使得该方法在计算三角函数时具有高效率、高精度的特点。数字信号在处理过程中涉及到三角函数运算时,大都采用... 基于商用MIPS32处理器架构,文章提出一种CORDIC算法的指令集扩展方法,利用硬件电路的并行性、可定制性以及指令编码的灵活性,使得该方法在计算三角函数时具有高效率、高精度的特点。数字信号在处理过程中涉及到三角函数运算时,大都采用查表映射的方式,其延迟长、效率低、耗费存储空间大,难以满足实时性要求。实验结果表明:该文提出的设计在40 nm CMOS工艺下,运行的频率高达1 GHz。在有限的区间内,相对误差达到10^(-7),和现有硬件电路结构相比,寄存器资源降低了76%,有效地降低了芯片的结构面积。 展开更多

关键词 三角函数 MIPS32处理器 CORDIC算法 指令集扩展

在线阅读 下载PDF 职称材料

基于MIPS处理器的AES算法指令集扩展方法与实现 被引量：2

9

作者 李爱国 冯国松 《微电子学与计算机》 CSCD 北大核心 2012年第6期126-129,共4页

由于MIPS处理器数据总线宽度的限制,其扩展的AES(高等加密标准)指令集无法有效实现其并行性的特点.为了提高AES扩展指令集的并行处理能力,利用MIPS处理器中乘法结果寄存器.可以一次实现对64比特数据的AES处理,有效利用处理器自身资源提... 由于MIPS处理器数据总线宽度的限制,其扩展的AES(高等加密标准)指令集无法有效实现其并行性的特点.为了提高AES扩展指令集的并行处理能力,利用MIPS处理器中乘法结果寄存器.可以一次实现对64比特数据的AES处理,有效利用处理器自身资源提高指令集的并行处理能力.同时,利用MIPS处理器的空闲流水周期可以流水化AES中的关键运算,缩短其关键路径以降低扩展执行单元对流水周期的影响,对不同实现方式的性能进行比较,结果表明该方法缩短了AES算法中复杂运算的关键路径长度从而使处理器的工作频率不受增加的功能单元的影响,同时有效地减少了芯片面积,并且继承了软件编程灵活性的优点。 展开更多

关键词 MIPS 高等加密标准(AES) 流水线 指令集扩展

在线阅读 下载PDF 职称材料

嵌入式处理器音频解决方案综述 被引量：1

10

作者 孔吉 龙沪强 《信息技术》 2008年第8期109-112,共4页

介绍了当今主流嵌入式处理器音频解决方案,包括Tensilica Xtensa HiFi2,ARM AudioDE以及ARC Sound Subsystem。

关键词 指令集架构 扩展指令 DSP扩展

在线阅读 下载PDF 职称材料

基于指令统计的SOPC硬件资源优化技术

11

作者 李树盛 杨碧波 《中北大学学报（自然科学版）》 EI CAS 2005年第6期408-412,共5页

在可编程片上系统(System on P rogramm ab le Ch ip,SOPC)中,特定应用程序中用到的指令是软核CPU指令集的子集,如果在FPGA中实现软核CPU时仅保留应用程序用到的指令子集,将可以提高硬件资源利用率.文中分析了对应用程序进行指令统计的... 在可编程片上系统(System on P rogramm ab le Ch ip,SOPC)中,特定应用程序中用到的指令是软核CPU指令集的子集,如果在FPGA中实现软核CPU时仅保留应用程序用到的指令子集,将可以提高硬件资源利用率.文中分析了对应用程序进行指令统计的方法,重点介绍了通过修改HDL文件对8051软核CPU指令集进行删减和扩充的技术.采用这一技术设计的SOPC芯片硬件资源利用率得到了显著的提高,降低了系统成本,适用于可编程逻辑资源受到限制和对成本敏感的嵌入式应用中. 展开更多

关键词 SOPC 8051单片机 软核CPU 指令统计 指令集删减 指令集扩展

在线阅读 下载PDF 职称材料

基于芯来蜂鸟E203处理器的架构优化

12

作者 李若曦 陈杰 刘威 《电子设计工程》 2025年第8期6-11,16,共7页

以国产开源RISC-V架构32位处理器蜂鸟E203为蓝本,在位操作扩展与浮点运算方面提升处理器的计算性能。原处理器在Coremark程序测试中跑分约为2.12 CoreMark/MHz,位操作扩展后达到约3.15 CoreMark/MHz,相比原处理器的Coremark跑分提高了4... 以国产开源RISC-V架构32位处理器蜂鸟E203为蓝本,在位操作扩展与浮点运算方面提升处理器的计算性能。原处理器在Coremark程序测试中跑分约为2.12 CoreMark/MHz,位操作扩展后达到约3.15 CoreMark/MHz,相比原处理器的Coremark跑分提高了49%,额外查找表资源开销仅增加15%左右,同时功耗基本维持不变。设计的浮点运算协处理单元在Whetstone程序的跑分结果为0.815 MIPS/MHz。架构优化同时包含密码学指令扩展,共支持了额外的70条RISC-V指令。优化后的处理器可以应用于高性能嵌入式计算,如音频图像等高精度数字信号处理领域。 展开更多

关键词 嵌入式处理器 RisC-V 指令集扩展 高性能

在线阅读 下载PDF 职称材料