期刊文献+
共找到11篇文章
< 1 >
每页显示 20 50 100
H.264并行编码算法的研究 被引量:9
1
作者 蒋兴昌 周军 罗传飞 《电视技术》 北大核心 2008年第2期33-35,共3页
以X264编码器作为研究对象,在指令集并行的基础上对其进行线程级并行优化,在Intel双核处理器平台上,针对非实时编码应用得到近2倍的加速比,针对实时编码应用得到1.5倍的加速比。
关键词 H.264 指令级并行 线程级并行 多核
在线阅读 下载PDF
GCC基于IA-64谓词执行的IF转换技术研究 被引量:1
2
作者 田祖伟 赵克佳 汪小飞 《微电子学与计算机》 CSCD 北大核心 2005年第6期188-192,196,共6页
编译器在提高程序运行速度和发挥处理器性能方面起着非常关键的作用,尤其在IA-64体系结构中,其性能的发挥在很大程序上依赖于相应的编译器。IF转换利用IA-64对谓词执行的支持,删除程序中的某些控制流,将控制依赖转换为数据依赖,以便于... 编译器在提高程序运行速度和发挥处理器性能方面起着非常关键的作用,尤其在IA-64体系结构中,其性能的发挥在很大程序上依赖于相应的编译器。IF转换利用IA-64对谓词执行的支持,删除程序中的某些控制流,将控制依赖转换为数据依赖,以便于优化。文章介绍了IA-64体系结构,并详细分析了GCC中基于IA-64谓词执行的IF转换算法。 展开更多
关键词 IA-64体系结构 指令级并行 GCC 谓词执行 IF转换
在线阅读 下载PDF
关于并行程序设计方法的分析与研究 被引量:1
3
作者 王文义 赵建建 王若雨 《郑州大学学报(工学版)》 CAS 北大核心 2009年第2期80-83,共4页
并行程序设计与并行计算机的体系结构密切相关,因此其复杂性要远远大于串行程序设计.介绍了数据分解和循环体依赖等概念,提出了一个cache利用率和并行计算机有效速度的近似关系模型.通过该模型和一个实例,阐述了在并行程序设计中降低和... 并行程序设计与并行计算机的体系结构密切相关,因此其复杂性要远远大于串行程序设计.介绍了数据分解和循环体依赖等概念,提出了一个cache利用率和并行计算机有效速度的近似关系模型.通过该模型和一个实例,阐述了在并行程序设计中降低和拆解计算目标中数据依赖的方法过程,从而达到尽可能多地发掘指令级并行性,提高cache利用率即提高并行系统有效速度的目的. 展开更多
关键词 循环体依赖 Cache利用率 循环展开 指令级并行
在线阅读 下载PDF
基于BWDSP100的传播分簇算法研究与实现 被引量:4
4
作者 王昊 黄光红 王向前 《中国集成电路》 2014年第8期24-28,共5页
BWDSP100是一款SIMD和VLIW架构高性能DSP,它的指令级并行性主要通过指令分簇和软件流水来实现。本文针对BWDSP100的特点,提出了一种新的分簇算法——传播分簇,该算法考虑了负载均衡和特殊ABI规则,不会产生簇间转移指令。实验结果表明,... BWDSP100是一款SIMD和VLIW架构高性能DSP,它的指令级并行性主要通过指令分簇和软件流水来实现。本文针对BWDSP100的特点,提出了一种新的分簇算法——传播分簇,该算法考虑了负载均衡和特殊ABI规则,不会产生簇间转移指令。实验结果表明,该分簇方法在Open64编译器上的实现可以取得比传统方法更好的效果。 展开更多
关键词 数字信号处理器 超长指令字 指令级并行 分簇
在线阅读 下载PDF
五种执行机制下的指令级并行性
5
作者 程旭 《电子器件》 CAS 1997年第1期423-428,共6页
指令级并行性是保证处理器性能不断改进的重要途径.我们利用研制的S&S模拟系统,针对不同执行机制对八个基准程序中潜在指令级并行性存在、开发情况的影响,在多方面进行了定量分析,结果表明推测式执行和多控制流并行是充分挖掘出程... 指令级并行性是保证处理器性能不断改进的重要途径.我们利用研制的S&S模拟系统,针对不同执行机制对八个基准程序中潜在指令级并行性存在、开发情况的影响,在多方面进行了定量分析,结果表明推测式执行和多控制流并行是充分挖掘出程序中潜在并行性的关键。 展开更多
关键词 指令级并行 执行机制 控制相关 计算机 处理器
在线阅读 下载PDF
一种VLIW-Superscalar混合微处理器结构 被引量:2
6
作者 陈峰扬 杜勇 +1 位作者 郭德源 何虎 《微电子学与计算机》 CSCD 北大核心 2013年第11期1-5,共5页
描述了一款同时支持超长指令字(VLIW)与超标量(Superscalar)的混合处理器结构.该结构在一条流水线上,通过分发级(DDP)控制逻辑的灵活部署,支持在软件层面使用指令控制该流水线在两种结构模式间的切换.详细描述了该混合结构在Lily2处理... 描述了一款同时支持超长指令字(VLIW)与超标量(Superscalar)的混合处理器结构.该结构在一条流水线上,通过分发级(DDP)控制逻辑的灵活部署,支持在软件层面使用指令控制该流水线在两种结构模式间的切换.详细描述了该混合结构在Lily2处理器上的设计实现.对该处理器结构的性能评测由一款基于Open64的Lily2编译器提供支持.评测结果表明该处理器在信号处理领域和通用处理领域都有较强的性能优势. 展开更多
关键词 超长指令字 超标量 混合结构 微处理器 指令级并行
在线阅读 下载PDF
面向VLIW结构的高性能代码生成技术 被引量:1
7
作者 王红梅 王敏 +2 位作者 张铁军 单睿 侯朝焕 《微电子学与计算机》 CSCD 北大核心 2010年第2期9-12,共4页
DSP处理器通过采用VLIW结构获得了高性能,同时也增加了编译器为其生成汇编代码的难度.代码生成器作为编译器的代码生成部件,是VLIW结构能够发挥性能的关键.由此提出并实现了一种基于可重定向编译框架的代码生成器.该代码生成器充分利用V... DSP处理器通过采用VLIW结构获得了高性能,同时也增加了编译器为其生成汇编代码的难度.代码生成器作为编译器的代码生成部件,是VLIW结构能够发挥性能的关键.由此提出并实现了一种基于可重定向编译框架的代码生成器.该代码生成器充分利用VLIW的体系结构特点,支持SIMD指令,支持谓词执行,能够生成高度指令级并行的汇编代码,显著提高应用程序的执行性能. 展开更多
关键词 VLIW 代码生成 指令级并行度 可重定向编译
在线阅读 下载PDF
基于LLVM的指令并行调度与实现 被引量:1
8
作者 屈秋雯 梁利平 《微电子学与计算机》 CSCD 北大核心 2013年第11期60-63,共4页
IME-Diamond处理器是一款VLIW结构的多核处理器,具有多个通道,可并行执行多条指令。为了充分利用多通道并行执行的特性,IME-Diamond处理器需要编译器提供并行度信息来实现指令并行。开源的LLVM 编译器架构为编译器的移植和优化提供... IME-Diamond处理器是一款VLIW结构的多核处理器,具有多个通道,可并行执行多条指令。为了充分利用多通道并行执行的特性,IME-Diamond处理器需要编译器提供并行度信息来实现指令并行。开源的LLVM 编译器架构为编译器的移植和优化提供了一个便利的平台。在此平台上可以配置和插入相应的Pass模块对指令进行分析与静态调度,并根据分析结果插入Paralink指令来显式的指示出指令的并行度,指导硬件并行发射。实验结果表明,通过并行调度后,生成代码的性能提升了16%~30%。 展开更多
关键词 LLVM 编译器 指令并行 指令调度
在线阅读 下载PDF
一种动态的变型向量处理器
9
作者 吴晨曦 杨惠 《中国电子科学研究院学报》 2014年第3期296-299,303,共5页
嵌入式应用中,单指令流多数据流(SIMD,single instruction multiple data)结构的向量处理器在蓬勃发展的同时,也面临着如何高效利用其丰富处理资源的问题。在SIMD的向量结构上,处理实际应用中无法被向量化运算的部分,尤其是很多非向量... 嵌入式应用中,单指令流多数据流(SIMD,single instruction multiple data)结构的向量处理器在蓬勃发展的同时,也面临着如何高效利用其丰富处理资源的问题。在SIMD的向量结构上,处理实际应用中无法被向量化运算的部分,尤其是很多非向量化的循环内部往往含有体间相关,使得SIMD结构的丰富运算资源处于空闲状态。因此,传统的SIMD结构受限于此类应用。提出了一种变型的向量处理器,在保持传统SIMD处理数据并行应用高效性的同时,能够高效地执行包含循环体间数据相关的代码段。实验结果表明,它能获得2.4倍的性能加速,而仅仅占用0.97%的面积开销。 展开更多
关键词 单指令流多数据流 指令级并行 数据级并行 向量处理单元
在线阅读 下载PDF
超标量RISC微处理器指令发射算法设计
10
作者 杨坤 高德远 黄小平 《微电子学与计算机》 CSCD 北大核心 2010年第9期8-11,15,共5页
提出了一种基于分布式控制方式的动态指令调度算法,该算法能够有效提高指令发射效率,降低指令分派单元逻辑复杂度,提高系统主频.该指令发射算法在自主设计的"龙腾R3"RISC"三发射"超标量微处理器中进行应用实现,达... 提出了一种基于分布式控制方式的动态指令调度算法,该算法能够有效提高指令发射效率,降低指令分派单元逻辑复杂度,提高系统主频.该指令发射算法在自主设计的"龙腾R3"RISC"三发射"超标量微处理器中进行应用实现,达到了设计预期目标. 展开更多
关键词 指令多发射 指令发射算法 指令级并行
在线阅读 下载PDF
零停顿解决控制冒险的微架构设计
11
作者 付浩东 刘杰 周蔺宁 《长江信息通信》 2023年第8期81-85,共5页
在多级流水架构中,当跳转指令进入译码阶段,跳转地址在译码阶段结束后才能获得,下一条指令在取指阶段并不能及时获得跳转地址,引发控制冒险。针对现有分支预测方法处理控制冒险问题时所需硬件资源较多的情况,提出一种简洁的微架构设计... 在多级流水架构中,当跳转指令进入译码阶段,跳转地址在译码阶段结束后才能获得,下一条指令在取指阶段并不能及时获得跳转地址,引发控制冒险。针对现有分支预测方法处理控制冒险问题时所需硬件资源较多的情况,提出一种简洁的微架构设计方案。微架构首先以管道重组的方式,将所有包含PC的指令前推到译码阶段完成执行。再通过增加寄存器文件写回端口和优化写回逻辑的方式,解决此类指令前推所带来的写回值错乱问题。同时以停顿的方式处理此类指令存在的数据冒险。最后实验表明,微架构能够解决所有控制冒险问题,特别对于无数据相关性的控制冒险问题更是做到零停顿地解决,在硬件资源消耗上低于现有文献提供的同类架构。 展开更多
关键词 risc-V 微架构 跳转指令 控制冒险 指令级并行
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部