期刊文献+
共找到2篇文章
< 1 >
每页显示 20 50 100
FPGA与DDR2 SDRAM互联的信号完整性分析 被引量:6
1
作者 吴长瑞 岑凡 蔡惠智 《计算机工程与应用》 CSCD 北大核心 2011年第29期158-160,共3页
论述了Virtex-5和DDR2 SDRAM在互联中的信号完整性问题,利用前仿和后仿的措施分析和验证了它们在不同互联拓扑结构下的信号完整性。通过原型机的测试,验证了该理论在高速电路设计中的应用有效性。
关键词 信号完整性 输入输出缓冲器信息规范模型 高速印制电路板设计 HyperLynx仿真
在线阅读 下载PDF
一种高频时钟源的设计与实现 被引量:1
2
作者 于波 韩月秋 《北京理工大学学报》 EI CAS CSCD 1999年第6期747-749,共3页
目的 研究一种用于高速数据采集的高频时钟源的设计与实现 .方法 在其物理实现中采用微带传输线的连接方式及多种抗干扰设计 ,进行了基于输入 /输出缓冲参数特性 ( IBIS)模型的信号完整性分析及软件仿真 .结果 给出了示波器实测的高... 目的 研究一种用于高速数据采集的高频时钟源的设计与实现 .方法 在其物理实现中采用微带传输线的连接方式及多种抗干扰设计 ,进行了基于输入 /输出缓冲参数特性 ( IBIS)模型的信号完整性分析及软件仿真 .结果 给出了示波器实测的高频时钟源输出结果 .该时钟源可输出 5 0 0 MHz或外接信号源频率的两路正交差分 ECL 时钟信号 .结论 系统工作稳定可靠 。 展开更多
关键词 高频时钟源 数据采集 设计 微带传输线 ibis模型
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部