期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
基于FPGA的ITU-R BT.656数字视频转换接口系统 被引量:11
1
作者 向守坤 黄启俊 +2 位作者 江冠群 马建伟 程方敏 《电子测量技术》 2009年第4期113-117,共5页
针对MT9M111数字图像传感器,采用Cyclone系列EP1C6Q240C6作为主控芯片,设计并实现了ITU-R BT.656视频数据的采集、色彩空间转换、DVI-I显示控制的数字视频转换系统。系统可以将传感器的输入图像以1280×960(60Hz)和1280×1024(6... 针对MT9M111数字图像传感器,采用Cyclone系列EP1C6Q240C6作为主控芯片,设计并实现了ITU-R BT.656视频数据的采集、色彩空间转换、DVI-I显示控制的数字视频转换系统。系统可以将传感器的输入图像以1280×960(60Hz)和1280×1024(60Hz)格式输出到DVI-I显示器上,并具有图像静止功能,同时在系统空闲时,可以将系统设置为待机状态,来降低功耗。 展开更多
关键词 itu-r bt.656 数字视频转换 FPGA DVI-I
在线阅读 下载PDF
RGB格式数据向BT.656视频标准转换的关键技术 被引量:6
2
作者 张倩 胡健生 《液晶与显示》 CAS CSCD 北大核心 2011年第5期640-645,共6页
针对当前多数场合需要将RGB格式图像数据转换成BT.656视频标准的现状,提出了基于FPGA的实现方案,分析了系统的各组成模块和关键技术。利用状态转移机制,产生了BT.656视频标准时序;通过线性循环补偿法,避免了RGB向YUV格式转换的颜色失真... 针对当前多数场合需要将RGB格式图像数据转换成BT.656视频标准的现状,提出了基于FPGA的实现方案,分析了系统的各组成模块和关键技术。利用状态转移机制,产生了BT.656视频标准时序;通过线性循环补偿法,避免了RGB向YUV格式转换的颜色失真现象;使用带有输入输出选择控制功能的FIFO电路,解决了输入输出数据的速率匹配问题。仿真验证结果表明,所提出的方案效果良好,具有广阔的应用前景。 展开更多
关键词 RGB bt.656 状态转移 线性循环补偿法 FIFO
在线阅读 下载PDF
基于ARM和FPGA的双路远程视频监控系统设计 被引量:12
3
作者 张秋林 夏靖波 +1 位作者 邱婧 胡图 《液晶与显示》 CAS CSCD 北大核心 2011年第6期780-784,共5页
针对当前市场上对双路视频监控系统的需求,设计并实现了一种基于FPGA和ARM11的双路远程视频监控系统。该系统通过两个SAA7111A芯片接收解码两路CVBS信号,并在FPGA的控制下将两路信号合成一路传输给ARM11模块。ARM11模块将接收到的视频... 针对当前市场上对双路视频监控系统的需求,设计并实现了一种基于FPGA和ARM11的双路远程视频监控系统。该系统通过两个SAA7111A芯片接收解码两路CVBS信号,并在FPGA的控制下将两路信号合成一路传输给ARM11模块。ARM11模块将接收到的视频流打包压缩后发送到IP网上,客户端通过网络连接获取两路监控画面。经过测试表明,该系统性能稳定,能够实现双路视频信号的稳定播放,符合视频产品的设计要求。 展开更多
关键词 ARM FPGA 视频采集 itu-rbt.656 SAA7111A
在线阅读 下载PDF
基于FPGA的图像采集模块的设计 被引量:13
4
作者 李娟 刘艳滢 《仪表技术与传感器》 CSCD 北大核心 2012年第10期27-30,49,共5页
通过对图像采集原理的研究,完成了基于FPGA的图像采集模块的设计。在FPGA中完成了控制模块、有效数据提取模块、DDR控制模块、图像去隔行与帧率提升模块及显示模块的设计,实现了图像的解码、存储及显示。整个模块的设计是在软件开发平台... 通过对图像采集原理的研究,完成了基于FPGA的图像采集模块的设计。在FPGA中完成了控制模块、有效数据提取模块、DDR控制模块、图像去隔行与帧率提升模块及显示模块的设计,实现了图像的解码、存储及显示。整个模块的设计是在软件开发平台ISE10.1下,用VHDL语言编程实现的,并在以XC4VSX25芯片为核心的硬件平台上得到了验证。试验结果表明图像采集模块的设计是有效的,能实时显示相机采集到的图像。 展开更多
关键词 现场可编程门阵列(FPGA) 图像采集 I2C总线 DDRSDRAM itu-rbt 656
在线阅读 下载PDF
基于DMA传输的并口设计实现 被引量:1
5
作者 王修壮 周朝显 +1 位作者 岳培培 陈杰 《科学技术与工程》 2006年第10期1407-1411,共5页
采用改进HARVARD总线结构的通用DSP中,一个可配置位宽的并口采用DMA(直接存储器存取)模式传输。该并口可以实现传输数据的打包解包和奇偶选择,同时支持ITU-R656视频标准的输入传输,对提高DSP的数据吞吐率发挥了重要的作用。
关键词 数字信号处理器(DSP) DMA 并口 itu-r 656 异步时钟
在线阅读 下载PDF
基于Blackfin DSP的H.264解码显示
6
作者 张殿凯 干宗良 朱秀昌 《现代电子技术》 2008年第6期50-52,共3页
在简要介绍BF533 DSP开发平台的基础上,着重描述如何对BF533的PPI,DMA等硬件资源进行配置,以及如何将解码器输出的YUV数据按照ITU-R 656帧格式配置成帧后传送到监视器进行显示,实现H.264解码器输出的视频播放。测试结果表明,视频显示播... 在简要介绍BF533 DSP开发平台的基础上,着重描述如何对BF533的PPI,DMA等硬件资源进行配置,以及如何将解码器输出的YUV数据按照ITU-R 656帧格式配置成帧后传送到监视器进行显示,实现H.264解码器输出的视频播放。测试结果表明,视频显示播放可以达到实时要求,完成了一个基于低功耗DSP的实时H.264解码器系统,为移动和无线视频的接收终端的实现打下良好的基础。 展开更多
关键词 H.264 DSP itu-r656 视频解码 视频显示
在线阅读 下载PDF
640×512帧转移EMCCD相机时序设计
7
作者 沈吉 那启跃 +3 位作者 徐建东 常维静 张伟 简云飞 《红外技术》 CSCD 北大核心 2023年第5期548-552,共5页
为了实现640×512分辨率的EMCCD(Electron-Multiplying CCD)在1×10^(-3)lx照度条件下25fps连续动态成像,设计了对应的相机。搭建了相机硬件平台,分析了EMCCD工作时序、AFE工作时序、BT.656编码和Camera Link编码时序。利用硬... 为了实现640×512分辨率的EMCCD(Electron-Multiplying CCD)在1×10^(-3)lx照度条件下25fps连续动态成像,设计了对应的相机。搭建了相机硬件平台,分析了EMCCD工作时序、AFE工作时序、BT.656编码和Camera Link编码时序。利用硬件描述语言在FPGA中产生了相应的驱动时序。实现了EMCCD曝光和读出控制,AFE相关双采样和光学暗电平钳位,模拟视频信号逐行变隔行和插值拉伸以及Camera Link协议的并串转换。通过实际测量和分析,相机在模拟夜天光1×10^(-3)lx照度,EMCCD增益1000倍,镜头焦距25 mm,F1.4的条件下,能同时输出模拟视频和数字视频,成像帧率25 fps,信噪比21.8 d B。 展开更多
关键词 EMCCD相机 时序设计 AFE bt.656 Camera Link
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部