期刊文献+
共找到389篇文章
< 1 2 20 >
每页显示 20 50 100
基于FPGA的异步FIFO缓存数据溢出控制系统 被引量:1
1
作者 张伟 《兵工自动化》 北大核心 2024年第9期55-58,65,共5页
为获取更高效、稳定的缓存数据控制方法,设计基于现场可编程门阵列(field programmable gate array,FPGA)的异步FIFO缓存数据溢出控制系统。设计存储控制方案,得到基于FPGA的系统硬件;建立缓存数据存储溢出模型,得到数据节点剩余能量的... 为获取更高效、稳定的缓存数据控制方法,设计基于现场可编程门阵列(field programmable gate array,FPGA)的异步FIFO缓存数据溢出控制系统。设计存储控制方案,得到基于FPGA的系统硬件;建立缓存数据存储溢出模型,得到数据节点剩余能量的最小值最大化求解,在函数模型下判断存储数据是否溢出;设计数据溢出控制算法,得到缓存数据溢出控制系统的软件。分别对数据溢出的监测性能与控制性能进行测试。实验结果表明:使用该方法剩余的能耗较高,可见该方法对于缓存数据的监测与控制性能均较好。 展开更多
关键词 FPGA 异步fifo存储器 缓存数据 数据溢出控制 存储控制 数据节点
在线阅读 下载PDF
使用排队论模型对FIFO深度的研究 被引量:10
2
作者 宋宇鲲 王锐 +1 位作者 胡永华 高明伦 《仪器仪表学报》 EI CAS CSCD 北大核心 2006年第z3期2485-2487,共3页
长期以来FIFO研究偏重于降低单元间传输延时,所建立的模型不能满足对其它参数研究的要求。特别是FIFO深度,一般依靠设计者经验给出,尚未有理论上的解决方案。当可重构技术应用日趋成熟,可重构系统芯片功能可由应用工程师最终确定时,FIF... 长期以来FIFO研究偏重于降低单元间传输延时,所建立的模型不能满足对其它参数研究的要求。特别是FIFO深度,一般依靠设计者经验给出,尚未有理论上的解决方案。当可重构技术应用日趋成熟,可重构系统芯片功能可由应用工程师最终确定时,FIFO深度选取问题更加突出。针对上述问题,本文提出了一种基于排队论的新型FIFO模型,使用该模型探讨了FIFO深度问题,阐述了FIFO深度的理论含义,并给出了FIFO深度理论计算公式。 展开更多
关键词 排队论 fifo深度 fifo模型 可重构系统芯片
在线阅读 下载PDF
基于FPGA的高速数据存储系统中FIFO控制的设计 被引量:18
3
作者 于祥凤 刘学斌 +1 位作者 胡炳樑 卫翠玉 《核电子学与探测技术》 CAS CSCD 北大核心 2010年第1期59-62,共4页
介绍了一种高速CCD相机数据存储中的FIFO缓存控制的方法。利用FPGA对高速数据存储系统中的FIFO缓存器进行控制,在QuartusⅡ开发平台上进行设计仿真,结果表明数据流和IDE硬盘之间的存储速率得到匹配,数据实时存储到硬盘中,为后期的数据... 介绍了一种高速CCD相机数据存储中的FIFO缓存控制的方法。利用FPGA对高速数据存储系统中的FIFO缓存器进行控制,在QuartusⅡ开发平台上进行设计仿真,结果表明数据流和IDE硬盘之间的存储速率得到匹配,数据实时存储到硬盘中,为后期的数据处理提供了原始数据,同时也为存储系统的设计提供了参考。 展开更多
关键词 fifo FPGA VHDL数据存储
在线阅读 下载PDF
基于FIFO技术的数据采集系统研究 被引量:8
4
作者 王英 瞿中 +2 位作者 邓亚平 唐甜甜 徐强 《计算机工程与设计》 CSCD 北大核心 2005年第3期743-745,共3页
数据采集系统[1]是工业CT[1](Industrial Computed Tomography--ICT)的重要组成部分,保证数据采集系统工作的稳定、可靠和一致性,对于研制和改进其质量和提高工业CT整体性能有着重要的意义.在Windows操作系统下,程序查询的教据传输方式... 数据采集系统[1]是工业CT[1](Industrial Computed Tomography--ICT)的重要组成部分,保证数据采集系统工作的稳定、可靠和一致性,对于研制和改进其质量和提高工业CT整体性能有着重要的意义.在Windows操作系统下,程序查询的教据传输方式会因为其它程序的中断造成数据丢失,针对这一问题,对工业CT的数据采集系统进行了设计与研究[3].将程序查询方式改为中断方式,在计数逻辑电路的数据通道前端加上FIFO缓存,从而保证了数据采集和传输的可靠和稳定性. 展开更多
关键词 数据采集系统 fifo 工业CT 数据丢失 缓存 WINDOWS操作系统 中断 前端 逻辑电路 传输
在线阅读 下载PDF
片上网络FIFOs的内建自测试方法研究 被引量:22
5
作者 赵建武 师奕兵 王志刚 《仪器仪表学报》 EI CAS CSCD 北大核心 2009年第8期1768-1772,共5页
片上网络是对微系统芯片的传统片上互连结构的统一和发展,一种新的集成电路设计技术只有在它的测试技术发展完善后才能被广泛使用。首先建立了片上网络路由器FIFOs的功能模型,在此基础上,提出了一种基于可测性设计技术并且具有线性计算... 片上网络是对微系统芯片的传统片上互连结构的统一和发展,一种新的集成电路设计技术只有在它的测试技术发展完善后才能被广泛使用。首先建立了片上网络路由器FIFOs的功能模型,在此基础上,提出了一种基于可测性设计技术并且具有线性计算复杂度O(n)的FIFOs测试算法,论述了一种新颖的复用片上网络、共享内建自测试(BIST)结构对片上网络路由器FIFOs并行测试的方法。实验数据分析表明这种测试方法具有较高的故障覆盖率、较小的测试时间和片上资源开销。 展开更多
关键词 微系统芯片 片上网络 fifos 内建自测试 可测性设计
在线阅读 下载PDF
基于DDR2 SDRAM的高速大容量异步FIFO的设计与实现 被引量:14
6
作者 徐欣 周舟 +1 位作者 李楠 孙兆林 《中国测试》 CAS 2009年第6期34-37,共4页
为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后... 为了解决高速实时系统中海量数据的缓存问题,提出了一种基于DDR2 SDRAM的高速大容量异步FIFO设计方案。首先介绍了DDR2 SDRAM控制器和片上FIFO的原理与实现方法,基于DDR2 SDRAM的高带宽和分时复用技术设计了FIFO控制器的工作机制,最后深入分析了FIFO控制器各部分的工作原理并对其进行了实验。经过测试,基于DDR2 SDRAM的FIFO实现了最高475MHz的总线速率,8~256位的总线位宽,2GB最大数据容量。该FIFO可以解决高速海量数据缓存的问题,在工程应用中有显著的参考价值。 展开更多
关键词 高速海量数据缓存 fifo存储器 DDR2 SDRAM技术 FPGA技术 分时复用
在线阅读 下载PDF
动态参数模型确定SoC中异步FIFO深度的方法 被引量:5
7
作者 王剑 王宏 杨志家 《电子科技大学学报》 EI CAS CSCD 北大核心 2009年第3期447-450,共4页
针对超大规模集成电路和片上系统设计中确定异步FIFO浓度的问题,根据异步FIFO运行时的属性提出FIFO动态参数模型,该模型包括FIFO饱和度、写入端和读出端数据传输率及上溢/下溢频率。在该模型的基础之上,分析异步FIFO的深度与动态参数之... 针对超大规模集成电路和片上系统设计中确定异步FIFO浓度的问题,根据异步FIFO运行时的属性提出FIFO动态参数模型,该模型包括FIFO饱和度、写入端和读出端数据传输率及上溢/下溢频率。在该模型的基础之上,分析异步FIFO的深度与动态参数之间的关系,采用功能仿真方法确定片上系统中异步模块之间数据传输所需FIFO的深度。对典型实例的分析表明,采用这种方法能够在保证系统数据通信性能的前提下,获得最小的FIFO深度,优化系统资源的使用。 展开更多
关键词 异步fifo fifo深度 片上系统 超大规模集成电路
在线阅读 下载PDF
基于有色Petri网的FIFO栈建模与优化 被引量:5
8
作者 付新华 肖明清 +1 位作者 袁大勇 邹德鹏 《仪器仪表学报》 EI CAS CSCD 北大核心 2008年第3期577-582,共6页
先入先出FIFO栈在智能仪器及测试系统中起着重要作用。针对FIFO栈设计缺乏理论指导和严格数学验证的问题,提出采用有色Petri网(CP-net)来建模和优化FIFO栈。提出了一种FIFO栈设计模型,FIFO栈的入栈口和出栈口固定但容量可变。应用建模... 先入先出FIFO栈在智能仪器及测试系统中起着重要作用。针对FIFO栈设计缺乏理论指导和严格数学验证的问题,提出采用有色Petri网(CP-net)来建模和优化FIFO栈。提出了一种FIFO栈设计模型,FIFO栈的入栈口和出栈口固定但容量可变。应用建模、仿真工具CPN Tools对FIFO栈的动态运行过程进行建模、仿真和分析,并在此基础上,对FIFO栈模型进行了优化。采用Verilog HDL在现场可编程逻辑门阵列FPGA上具体实现了FIFO栈的硬件电路。仿真结果和实际应用表明,该设计模型是活的、公平的、安全的和高效的。 展开更多
关键词 fifo 有色PETRI网 建模 优化 CPN TOOLS 硬件实现
在线阅读 下载PDF
基于DSP和FIFO的多路高速数据采集系统在PFN中的应用 被引量:5
9
作者 张柯 钟和清 +2 位作者 林福昌 何俊佳 邹云屏 《电测与仪表》 北大核心 2006年第12期37-41,共5页
提出了一种基于罗氏线圈、FIFO和DSP的多路高速数据采集系统,将其成功应用于脉冲成形网络(PFN)脉冲放电电流的检测。系统数据采集频率高,采样精度可达到5‰以内,实现了对多路PFN电流的实时检测及对PFN运行状况的快速监测。
关键词 ROGOWSKI线圈 脉冲成形网络 模数转换 fifo DSP
在线阅读 下载PDF
基于Gray码的异步FIFO接口技术及其应用 被引量:20
10
作者 汪东 马剑武 陈书明 《计算机工程与科学》 CSCD 2005年第1期58-60,共3页
本文介绍了利用异步FIFO在跨时钟域的逻辑设计中进行异步接口的技术 ,介绍了利用Gray码作异步FIFO指针的方法。
关键词 异步fifo 接口技术 指针 逻辑设计 时钟
在线阅读 下载PDF
异步FIFO的设计与验证 被引量:12
11
作者 彭莉 秦建业 付宇卓 《计算机工程与应用》 CSCD 北大核心 2005年第3期98-101,共4页
多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面... 多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面积大、工作频率低。针对这些问题,文章提出了一种新的异步FIFO设计方案,它改进格雷编码电路,提高异步FIFO的工作频率,用先比较读写地址产生空满标志,再同步到相应时钟域的方法避免使用大量的同步寄存器,减小面积空间。EDA综合及FPGA验证的结果均表明,改进后异步FIFO的性能有了显著提高。 展开更多
关键词 多时钟域 亚稳态 异步fifo 格雷码 空满信号
在线阅读 下载PDF
高速环形FIFO的设计 被引量:6
12
作者 彭瑶 周端 +1 位作者 杨银堂 朱樟明 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2011年第3期488-495,共8页
针对全局异步局部同步系统中不同时钟域间的通信问题,提出一种可用于多核片上系统的环形FIFO.采用独特的运行协议和串并结合的数据传输方式以及保证通信质量的双轨编码方法,设计了一种新颖的FIFO体系结构,使其可支持不同宽度数据的发送... 针对全局异步局部同步系统中不同时钟域间的通信问题,提出一种可用于多核片上系统的环形FIFO.采用独特的运行协议和串并结合的数据传输方式以及保证通信质量的双轨编码方法,设计了一种新颖的FIFO体系结构,使其可支持不同宽度数据的发送和接收,保证数据的完整高速传输.在0.18μm标准CMOS工艺下,FIFO的传输延时为681 ps,每响应一个传输请求的平均能耗为6.45 pJ,可满足多核片上系统和片上网络芯片速度高、功耗低、鲁棒性强和重用性好的设计要求. 展开更多
关键词 高速低功耗 不同时钟域 fifo 协议 全局异步局部同步
在线阅读 下载PDF
Modbus通讯中的环形FIFO队列算法 被引量:6
13
作者 刘勇 李俊 王其斌 《仪表技术与传感器》 CSCD 北大核心 2017年第6期161-164,共4页
在工业控制Modbus通讯过程中,当数据量较大,站点较多时容易产生通讯异常现象。此外,由于处理器无法从繁忙的数据通讯中解放出来,忽略其他任务,而降低其利用率。文中详细介绍了一种基于Modbus协议的RS485通讯中环形FIFO队列算法,并结合... 在工业控制Modbus通讯过程中,当数据量较大,站点较多时容易产生通讯异常现象。此外,由于处理器无法从繁忙的数据通讯中解放出来,忽略其他任务,而降低其利用率。文中详细介绍了一种基于Modbus协议的RS485通讯中环形FIFO队列算法,并结合双缓冲区结构,完成对数据的接收与发送。该设计方法不仅使得CPU不在专注于数据通讯而提高其利用率,而且增加了系统的安全性和可靠性。该算法已成功应用于单主站多站点控制系统中,表现出了较高的优越性。 展开更多
关键词 环形fifo队列 双缓冲区 RS485 MODBUS协议
在线阅读 下载PDF
基于异步FIFO的Camera Link数字图像光纤传输技术 被引量:4
14
作者 张维达 崔明 张甫恺 《仪表技术与传感器》 CSCD 北大核心 2016年第7期47-50,共4页
为满足数字图像的远距离传输需求,设计用于传输Camera Link接口数字图像的光纤通讯系统。系统分为发送和接收两个部分,分别负责Camera Link数字图像到光信号的转化以及相应的逆变换过程。采用Cyclone I EP1C12 FPGA作为发送和接收板卡... 为满足数字图像的远距离传输需求,设计用于传输Camera Link接口数字图像的光纤通讯系统。系统分为发送和接收两个部分,分别负责Camera Link数字图像到光信号的转化以及相应的逆变换过程。采用Cyclone I EP1C12 FPGA作为发送和接收板卡的逻辑控制核心。在发送板卡的FPGA内设计逻辑控制模块,操纵两个异步FIFO(先入先出队列),将接收到的数字图像缓存,用本地时钟读取后再进行串行化转换。在不改变数字图像时序关系的前提下,用本地时钟替换原有的像素时钟,消除像素时钟不稳定性对后续传输影响。实验表明,利用该技术可以有效提升光纤传输系统的适应性、稳定性,改善、消除由像素时钟抖动造成的传输图像抖动现象。 展开更多
关键词 Camera Link 数字图像 fifo 光纤传输
在线阅读 下载PDF
一种实现高速异步FIFO的FPGA方法 被引量:15
15
作者 黄忠朝 赵于前 《计算机工程与应用》 CSCD 北大核心 2010年第3期13-15,26,共4页
在跨时钟域传递数据的系统中,常采用异步FIFO(FirstInFirstOut,先进先出队列)口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及"空满"... 在跨时钟域传递数据的系统中,常采用异步FIFO(FirstInFirstOut,先进先出队列)口来缓冲传输的数据,以克服亚稳态产生的错误,保证数据的正确传输。但由于常规异步FIFO模块中的RAM存储器读写寻址指针常采用格雷码计数器以及"空满"控制逻辑的存在,将使通过这两个模块的信号通路延时对整个模块的工作频率造成制约。提出了一种在FPGA内实现高速异步FI-FO的方法,该方法针对不可能产生满信号的高频系统,通过省略"满"信号产生模块和多余的存储器位深来简化常规的FIFO模块,而只保留"空"信号产生模块。仿真和综合设计结果表明,整个模块的工作频率得到一定提高。 展开更多
关键词 现场可编程门阵列(FPGA) 亚稳态 格雷码 高速fifo
在线阅读 下载PDF
基于一种专用星载高速总线结构的FIFO容量计算 被引量:8
16
作者 周渊 吴增印 《宇航学报》 EI CAS CSCD 北大核心 2009年第5期1998-2002,共5页
目前在拥有多遥感器的遥感卫星数据传输与处理系统中关于FIFO容量的计算还没有一种准确的计算方法。针对专用星载高速数据传输总线结构的数据传输过程,推导出了计算FIFO中可能达到的最大数据量的一种算法,为FIFO的容量选取提供了理论计... 目前在拥有多遥感器的遥感卫星数据传输与处理系统中关于FIFO容量的计算还没有一种准确的计算方法。针对专用星载高速数据传输总线结构的数据传输过程,推导出了计算FIFO中可能达到的最大数据量的一种算法,为FIFO的容量选取提供了理论计算依据。仿真结果表明,推导出的计算公式对FIFO容量选取有很强的工程指导意义。与目前凭经验选取FIFO容量的方法相比,可以有效地节省芯片的存储资源。 展开更多
关键词 遥感卫星 总线 fifo
在线阅读 下载PDF
应用同步FIFO的高速图像采集系统 被引量:4
17
作者 宋燕星 袁峰 丁振良 《仪器仪表学报》 EI CAS CSCD 北大核心 2006年第z2期1360-1361,共2页
本文介绍了一种应用FIFO的高速图像采集系统。通过应用两片时钟频率为100MHz的同步FIFO,构建高速图像数据采集系统中的数据传输通道,解决了图像数据输出速度为40MB/s的高速图像数据采集系统中前端采集与后端输出的速度匹配问题。系统... 本文介绍了一种应用FIFO的高速图像采集系统。通过应用两片时钟频率为100MHz的同步FIFO,构建高速图像数据采集系统中的数据传输通道,解决了图像数据输出速度为40MB/s的高速图像数据采集系统中前端采集与后端输出的速度匹配问题。系统实现了实时、高速的采集大量的图像数据。 展开更多
关键词 fifo 高速图像采集 数据传输通道
在线阅读 下载PDF
基于 FIFO 存储器的高速显微图像处理系统 被引量:4
18
作者 田志刚 吕俊杰 陈桂林 《光学精密工程》 EI CAS CSCD 1999年第1期46-50,共5页
论述了在显微成像系统中采用普通视频采集卡所存在的问题,并介绍了一种基于FIFO存储器结构的高速显微图像处理系统的原理和设计,进而从硬件和软件两个方面详细地说明了系统的体系结构。
关键词 fifo 显微成像 视频处理 存储器 图像处理 CCD
在线阅读 下载PDF
GPIF与FIFO接口设计 被引量:10
19
作者 李亭 李华 《电测与仪表》 北大核心 2006年第6期56-58,19,共4页
重点介绍了USB2.0传输控制芯片CY7C68013的通用可编程接口(GPIF)与异步FIFO连接的方案,给出了GPIF的基本原理、硬件连接方法、如何编写波形描述符以及相应的固件,并且通过实例详细介绍了GPIF在使用中需要注意的问题,展示了GPIF功能强大... 重点介绍了USB2.0传输控制芯片CY7C68013的通用可编程接口(GPIF)与异步FIFO连接的方案,给出了GPIF的基本原理、硬件连接方法、如何编写波形描述符以及相应的固件,并且通过实例详细介绍了GPIF在使用中需要注意的问题,展示了GPIF功能强大、简便易用和安全可靠的特点。 展开更多
关键词 CY7C68013 GPIF fifo
在线阅读 下载PDF
基于FIFO存储的高速脱机波形记录系统 被引量:2
20
作者 贺有智 王大正 +1 位作者 吴晨 刘福才 《仪表技术与传感器》 CSCD 北大核心 2014年第9期40-43,47,共5页
对于一组作用时间短,发生时刻不确定的波形,直接使用PC计算机系统记录难以实现。该波形记录系统通过被动触发的方式以指定的采样周期记录指定时间长度的波形,在实验需要时通过USB总线传至上位机。其中使用CPLD控制和协调数据采集与存储... 对于一组作用时间短,发生时刻不确定的波形,直接使用PC计算机系统记录难以实现。该波形记录系统通过被动触发的方式以指定的采样周期记录指定时间长度的波形,在实验需要时通过USB总线传至上位机。其中使用CPLD控制和协调数据采集与存储的过程,包括提供多路复用器的选路信号,模数转换器的时钟信号和FIFO写数据时钟与控制信号;最终用户可以通过上位机软件控制EZ-USB芯片以GPIF方式从FIFO中读取数据。 展开更多
关键词 脱机录波 EZ—USB 多路复用 CPLD fifo
在线阅读 下载PDF
上一页 1 2 20 下一页 到第
使用帮助 返回顶部