期刊导航
期刊开放获取
上海教育软件发展有限公..
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
IPSec安全网卡上消息认证模块的FPGA实现
被引量:
1
1
作者
陈赞锋
王静华
张新家
《计算机工程与应用》
CSCD
北大核心
2005年第18期143-146,共4页
首先对IPSec安全网卡的整体框架,以及其中的IPSec模块和消息认证模块的结构框图作简要介绍,然后详细阐述了常用消息认证算法HMAC-MD5和HMAC-SHA1的硬件实现,得到综合与仿真的结果。最后通过对两个算法实现的分析比较,总结出提高运行速...
首先对IPSec安全网卡的整体框架,以及其中的IPSec模块和消息认证模块的结构框图作简要介绍,然后详细阐述了常用消息认证算法HMAC-MD5和HMAC-SHA1的硬件实现,得到综合与仿真的结果。最后通过对两个算法实现的分析比较,总结出提高运行速度的方法。
展开更多
关键词
IPSEC
fpga
(
field
program
able
gate
array
)HMAC-MD5
HMAC-SHA1
在线阅读
下载PDF
职称材料
FPGA图计算的编程与开发环境:综述和探索
被引量:
2
2
作者
郭进阳
邵传明
+3 位作者
王靖
李超
朱浩瑾
过敏意
《计算机研究与发展》
EI
CSCD
北大核心
2020年第6期1164-1178,共15页
基于新型可重构架构FPGA(field programmable gate array)的图计算加速器同时具备着性能和能效的优势,满足复杂性高、数据规模大和基本操作多变的图计算的性能需求.但高效底层硬件代码的设计需要很长的设计周期,而已有的通用编程与开发...
基于新型可重构架构FPGA(field programmable gate array)的图计算加速器同时具备着性能和能效的优势,满足复杂性高、数据规模大和基本操作多变的图计算的性能需求.但高效底层硬件代码的设计需要很长的设计周期,而已有的通用编程与开发环境虽满足功能要求,但性能差距较大.因此,编程墙的问题是影响应用开发与加速器性能的重要阻碍之一.设计良好的编程与开发环境是图计算加速器进一步提升性能且降低开发周期的最重要环节.高效的编程与开发环境需要提供便利的应用程序接口、扩展性强的编程模型、高效的高层次综合工具、能够融合软硬件特性的领域特定语言以及生成高性能硬件代码.对FPGA图计算的编程与开发环境做出系统性探索,主要就编程模型、高层次综合、编程语言以及应用程序开发进行介绍与分析.此外还对国内外相关技术的发展进行总结与分析,并针对本领域相关开放问题与挑战提供了未来思考.
展开更多
关键词
现场可编程门阵列
图计算
硬件加速器
编程与开发环境
编程模型
高层次综合
领域特定语言
应用程序接口
在线阅读
下载PDF
职称材料
便携式数字信号处理课程实验教学平台设计
被引量:
12
3
作者
杨智明
俞洋
姜红兰
《实验室研究与探索》
CAS
北大核心
2014年第1期76-80,共5页
利用DSP配合FPGA为硬件架构,设计实现了低成本、便携式的数字信号处理实验教学平台。该平台以数字信号处理器TMS320VC5509A为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,使实验系统能够与PC机进行通信,并完成模拟信号和...
利用DSP配合FPGA为硬件架构,设计实现了低成本、便携式的数字信号处理实验教学平台。该平台以数字信号处理器TMS320VC5509A为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,使实验系统能够与PC机进行通信,并完成模拟信号和数字信号间的转换功能。此外,该平台还可实现频谱分析、数字滤波器设计等经典数字信号处理算法。硬件调试结果表明,该平台可以产生信号处理所需的基本信号,并实现数字信号处理基本实验,利用该平台完成数字信号处理实验,可大大增强实验课程的直观性。
展开更多
关键词
数字信号处理
硬件实验平台
便携式
数字信号处理器
现场可编程门阵列
在线阅读
下载PDF
职称材料
多通道时间延迟积分CCD辐射标定和像元实时处理
被引量:
5
4
作者
宁永慧
郭永飞
+1 位作者
曲利新
杨会生
《光学精密工程》
EI
CAS
CSCD
北大核心
2015年第10期2952-2961,共10页
剖析了时间延迟积分CCD(TDICCD)像元校正对信噪比和调制传递函数测试的影响,设计了基于辐射标定和地面控制的多通道TDICCD像元响应非均匀性实时处理方法以提高星上实时图像的像元响应非均匀性。该方法基于辐射标定去除图像的固定图形噪...
剖析了时间延迟积分CCD(TDICCD)像元校正对信噪比和调制传递函数测试的影响,设计了基于辐射标定和地面控制的多通道TDICCD像元响应非均匀性实时处理方法以提高星上实时图像的像元响应非均匀性。该方法基于辐射标定去除图像的固定图形噪声,并校正图像奇异点;通过分析星上实时传输图像,处理奇异点像元的图像问题,实现地面控制像元响应非均匀性的实时调整。提出的系统实时处理方式可以不改变硬件结构即有效改善图像的视觉效果,对于坏像元、像元性能降低、像元污染等特定情况有很强的纠错能力。实际成像试验的对比表明,该方法对信噪比、调制传递函数有很好的修正作用,其精确调整能力分别达到0.1db及0.01;在50%饱和值下测试的图像非均匀性指标达到1.25%。该方法结构简单,在工程实践中有很好的应用前景。
展开更多
关键词
时间延迟积分CCD(TDICCD)
辐射标定
像元响应非均匀性校正
现场可编程门阵列(
fpga
)实时处理
灰度插值
在线阅读
下载PDF
职称材料
题名
IPSec安全网卡上消息认证模块的FPGA实现
被引量:
1
1
作者
陈赞锋
王静华
张新家
机构
西北工业大学控制与网络研究所
出处
《计算机工程与应用》
CSCD
北大核心
2005年第18期143-146,共4页
文摘
首先对IPSec安全网卡的整体框架,以及其中的IPSec模块和消息认证模块的结构框图作简要介绍,然后详细阐述了常用消息认证算法HMAC-MD5和HMAC-SHA1的硬件实现,得到综合与仿真的结果。最后通过对两个算法实现的分析比较,总结出提高运行速度的方法。
关键词
IPSEC
fpga
(
field
program
able
gate
array
)HMAC-MD5
HMAC-SHA1
Keywords
IPSec,
field
program
able
gate
array
(
fpga
),HMAC-MD5,HMAC-SHA1
分类号
TP393.08 [自动化与计算机技术—计算机应用技术]
在线阅读
下载PDF
职称材料
题名
FPGA图计算的编程与开发环境:综述和探索
被引量:
2
2
作者
郭进阳
邵传明
王靖
李超
朱浩瑾
过敏意
机构
上海交通大学电子信息与电气工程学院
出处
《计算机研究与发展》
EI
CSCD
北大核心
2020年第6期1164-1178,共15页
基金
国家重点研发计划项目(2018YFB1003500)。
文摘
基于新型可重构架构FPGA(field programmable gate array)的图计算加速器同时具备着性能和能效的优势,满足复杂性高、数据规模大和基本操作多变的图计算的性能需求.但高效底层硬件代码的设计需要很长的设计周期,而已有的通用编程与开发环境虽满足功能要求,但性能差距较大.因此,编程墙的问题是影响应用开发与加速器性能的重要阻碍之一.设计良好的编程与开发环境是图计算加速器进一步提升性能且降低开发周期的最重要环节.高效的编程与开发环境需要提供便利的应用程序接口、扩展性强的编程模型、高效的高层次综合工具、能够融合软硬件特性的领域特定语言以及生成高性能硬件代码.对FPGA图计算的编程与开发环境做出系统性探索,主要就编程模型、高层次综合、编程语言以及应用程序开发进行介绍与分析.此外还对国内外相关技术的发展进行总结与分析,并针对本领域相关开放问题与挑战提供了未来思考.
关键词
现场可编程门阵列
图计算
硬件加速器
编程与开发环境
编程模型
高层次综合
领域特定语言
应用程序接口
Keywords
field
program
mable
gate
array
(
fpga
)
graph
process
ing
hardware accelerator
programming
environment
programming
model
high-level synthesis
domain-specific language
application
programming
interface(API)
分类号
TP302.1 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
便携式数字信号处理课程实验教学平台设计
被引量:
12
3
作者
杨智明
俞洋
姜红兰
机构
哈尔滨工业大学自动化测试与控制系
出处
《实验室研究与探索》
CAS
北大核心
2014年第1期76-80,共5页
文摘
利用DSP配合FPGA为硬件架构,设计实现了低成本、便携式的数字信号处理实验教学平台。该平台以数字信号处理器TMS320VC5509A为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,使实验系统能够与PC机进行通信,并完成模拟信号和数字信号间的转换功能。此外,该平台还可实现频谱分析、数字滤波器设计等经典数字信号处理算法。硬件调试结果表明,该平台可以产生信号处理所需的基本信号,并实现数字信号处理基本实验,利用该平台完成数字信号处理实验,可大大增强实验课程的直观性。
关键词
数字信号处理
硬件实验平台
便携式
数字信号处理器
现场可编程门阵列
Keywords
digital signal
process
ing
hardware experimental platform
portable
digital signal
process
or (DSP)
field
programming
gate
array
(fpga
)
分类号
TN391.9 [电子电信—物理电子学]
在线阅读
下载PDF
职称材料
题名
多通道时间延迟积分CCD辐射标定和像元实时处理
被引量:
5
4
作者
宁永慧
郭永飞
曲利新
杨会生
机构
中国科学院长春光学精密机械与物理研究所
出处
《光学精密工程》
EI
CAS
CSCD
北大核心
2015年第10期2952-2961,共10页
基金
中国科学院国防创新基金资助项目
文摘
剖析了时间延迟积分CCD(TDICCD)像元校正对信噪比和调制传递函数测试的影响,设计了基于辐射标定和地面控制的多通道TDICCD像元响应非均匀性实时处理方法以提高星上实时图像的像元响应非均匀性。该方法基于辐射标定去除图像的固定图形噪声,并校正图像奇异点;通过分析星上实时传输图像,处理奇异点像元的图像问题,实现地面控制像元响应非均匀性的实时调整。提出的系统实时处理方式可以不改变硬件结构即有效改善图像的视觉效果,对于坏像元、像元性能降低、像元污染等特定情况有很强的纠错能力。实际成像试验的对比表明,该方法对信噪比、调制传递函数有很好的修正作用,其精确调整能力分别达到0.1db及0.01;在50%饱和值下测试的图像非均匀性指标达到1.25%。该方法结构简单,在工程实践中有很好的应用前景。
关键词
时间延迟积分CCD(TDICCD)
辐射标定
像元响应非均匀性校正
现场可编程门阵列(
fpga
)实时处理
灰度插值
Keywords
Time Delay Integration CCD(TDICCD)
radiometric calibration
Pixel Response Nonuni-formity(PRNU)correction
field programming gate array(fpga)real-time process
gray-value
process
ing
分类号
V248.3 [航空宇航科学与技术—飞行器设计]
TP751.1 [自动化与计算机技术—检测技术与自动化装置]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
IPSec安全网卡上消息认证模块的FPGA实现
陈赞锋
王静华
张新家
《计算机工程与应用》
CSCD
北大核心
2005
1
在线阅读
下载PDF
职称材料
2
FPGA图计算的编程与开发环境:综述和探索
郭进阳
邵传明
王靖
李超
朱浩瑾
过敏意
《计算机研究与发展》
EI
CSCD
北大核心
2020
2
在线阅读
下载PDF
职称材料
3
便携式数字信号处理课程实验教学平台设计
杨智明
俞洋
姜红兰
《实验室研究与探索》
CAS
北大核心
2014
12
在线阅读
下载PDF
职称材料
4
多通道时间延迟积分CCD辐射标定和像元实时处理
宁永慧
郭永飞
曲利新
杨会生
《光学精密工程》
EI
CAS
CSCD
北大核心
2015
5
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部