期刊文献+
共找到163篇文章
< 1 2 9 >
每页显示 20 50 100
自适应Polar码快速译码优化设计
1
作者 舒冰心 雷菁 +2 位作者 鲁信金 刘哲铭 程江华 《无线电通信技术》 北大核心 2025年第1期124-130,共7页
众所周知,快速循环冗余校验辅助的串行抵消列表(Fast Cyclic Redundancy Check-Aided Successive Cancellation List,Fast CA-SCL)译码算法是通过比特分类来实现快速译码功能。针对其算法复杂度高、时延大等问题,提出一种自适应列表Fast... 众所周知,快速循环冗余校验辅助的串行抵消列表(Fast Cyclic Redundancy Check-Aided Successive Cancellation List,Fast CA-SCL)译码算法是通过比特分类来实现快速译码功能。针对其算法复杂度高、时延大等问题,提出一种自适应列表Fast CA-SCL(Adaptive List Fast CA-SCL,ALF-CA-SCL)算法优化设计,提出对应的硬件架构设计方案加以验证。该算法通过灵活改变列表长度优化策略,保证译码的可靠性,降低译码复杂度和传输时延。仿真结果表明,误码性能相当时,与Fast CA-SCL算法相比,所提算法使得系统效率提高了5.45倍。 展开更多
关键词 Polar码 快速译码 自适应列表Fast CA-SCL译码 硬件实现
在线阅读 下载PDF
基于FP-Growth数据挖掘的直流串联故障电弧特征提取及检测方法
2
作者 杨晓华 费正源 +3 位作者 代盛国 刘家欣 陈思磊 李兴文 《广东电力》 北大核心 2025年第3期104-112,共9页
为解决传统时频分析方法难以有效提取多种电极材料下的故障电弧特征,导致故障电弧检测装置拒动而引发火灾的问题,提出了基于频繁模式增长(FP-Growth)数据挖掘的直流故障电弧检测算法,实现多种电极材料下的特征有效提取。基于改进粒子群... 为解决传统时频分析方法难以有效提取多种电极材料下的故障电弧特征,导致故障电弧检测装置拒动而引发火灾的问题,提出了基于频繁模式增长(FP-Growth)数据挖掘的直流故障电弧检测算法,实现多种电极材料下的特征有效提取。基于改进粒子群算法对检测算法的准确率、检测时间和内存大小进行协同优化,实现在硬件资源受限条件下故障电弧检测算法最优参数的选取。经过测试验证表明该方法能够快速、有效地检测不同电极材料下的直流串联故障电弧,为基于材料差异的故障电弧特征提取及检测方法的硬件实现提供参考。 展开更多
关键词 故障电弧 频繁模式增长 协同优化 改进粒子群 硬件实现 机器学习
在线阅读 下载PDF
Flatness predictive model based on T-S cloud reasoning network implemented by DSP 被引量:4
3
作者 ZHANG Xiu-ling GAO Wu-yang +1 位作者 LAI Yong-jin CHENG Yan-tao 《Journal of Central South University》 SCIE EI CAS CSCD 2017年第10期2222-2230,共9页
The accuracy of present flatness predictive method is limited and it just belongs to software simulation. In order to improve it, a novel flatness predictive model via T-S cloud reasoning network implemented by digita... The accuracy of present flatness predictive method is limited and it just belongs to software simulation. In order to improve it, a novel flatness predictive model via T-S cloud reasoning network implemented by digital signal processor(DSP) is proposed. First, the combination of genetic algorithm(GA) and simulated annealing algorithm(SAA) is put forward, called GA-SA algorithm, which can make full use of the global search ability of GA and local search ability of SA. Later, based on T-S cloud reasoning neural network, flatness predictive model is designed in DSP. And it is applied to 900 HC reversible cold rolling mill. Experimental results demonstrate that the flatness predictive model via T-S cloud reasoning network can run on the hardware DSP TMS320 F2812 with high accuracy and robustness by using GA-SA algorithm to optimize the model parameter. 展开更多
关键词 T-S CLOUD reasoning neural NETWORK CLOUD MODEL FLATNESS predictive MODEL hardware implementation digital signal PROCESSOR genetic ALGORITHM and simulated annealing ALGORITHM (GA-SA)
在线阅读 下载PDF
交通速度预测时空图卷积网络及其FPGA实现研究 被引量:1
4
作者 谭会生 杨威 严舒琪 《电子测量技术》 北大核心 2024年第18期108-119,共12页
时空图卷积网络(STGCN)通过图卷积和时间卷积捕获交通数据的空间依赖性和时间依赖性,可有效提升交通速度预测的精度。但是硬件实现交通速度预测STGCN具有计算量大难以满足实际应用的实时性要求、资源消耗大导致成本增高等问题,在优化交... 时空图卷积网络(STGCN)通过图卷积和时间卷积捕获交通数据的空间依赖性和时间依赖性,可有效提升交通速度预测的精度。但是硬件实现交通速度预测STGCN具有计算量大难以满足实际应用的实时性要求、资源消耗大导致成本增高等问题,在优化交通速度预测STGCN模型基础上,提出了一种交通速度预测STGCN的FPGA实现结构组合优化的方法。首先,通过轻量化裁剪和预测数据位宽的精确选择,对交通速度预测STGCN进行了模型优化,以降低计算复杂度和资源消耗,并经过Python仿真验证其可行性。其次,通过采用流水线、并行计算和数据交替流水存取等组合优化策略,提出了一种交通速度预测STGCN的FPGA实现结构组合优化的方法,以提升系统计算速度。最后,使用Verilog编程对交通速度预测STGCN进行了FPGA的实现仿真和硬件测试。利用PeMSD7(M)数据集进行实验,结果显示FPGA实现单数据交通速度预测的时间为355.5μs,相比CPU、GPU平台及FPGA设计方案1对比,其处理速度最大分别提高了25.9倍、6.7倍和3.5倍,证明了交通速度预测STGCN的FPGA实现结构组合优化方法,在保持预测准确性的前提下可较大幅度的提升系统处理速度。 展开更多
关键词 交通速度预测 时空图卷积网络 FPGA 硬件实现结构 流水线 并行结构
在线阅读 下载PDF
Dilithium算法的FPGA高效扩展性优化 被引量:1
5
作者 燕云飞 李斌 +3 位作者 魏源鑫 张博林 马添翼 周清雷 《计算机科学》 CSCD 北大核心 2024年第S01期826-834,共9页
为提高Dilithium在实际应用中的运行效率,提出了一种Dilithium算法的现场可编程门阵列(Field Programmable Gate Array,FPGA)高效扩展性优化实现。具体在以下几个方面进行优化:将KOA(Karatsuba-Offman-Algorithm)算法与快速模约减算法... 为提高Dilithium在实际应用中的运行效率,提出了一种Dilithium算法的现场可编程门阵列(Field Programmable Gate Array,FPGA)高效扩展性优化实现。具体在以下几个方面进行优化:将KOA(Karatsuba-Offman-Algorithm)算法与快速模约减算法相结合,构成快速模乘单元,优化数论转换(Number TheoreticTransform,NTT)实现的大量多项式乘法;采用多RAM(Random Access Memory)存取参与运算的多项式系数,根据Dilithium算法的特点,设计了一种多项式系数读取策略,以快速、正确地读取RAM中的多项式系数。针对方案中的采样和散列工作,分析了SHAKE算法系列的特点,设计了一种低延迟可扩展的Keccak硬件架构,使得其能够根据输入信号的不同执行不同的SHAKE算法。实验结果表明,所提方案在频率方面相比其他方案提升了60.7%~131.9%,兼顾硬件的资源消耗和执行效率。 展开更多
关键词 Dilithium算法 现场可编程门阵列 数论变换 硬件实现
在线阅读 下载PDF
基于Verilog HDL的SM3算法硬件架构仿真设计
6
作者 方硕 姜博 +2 位作者 王立晶 刘云涛 邵雷 《实验技术与管理》 CAS 北大核心 2024年第10期35-42,共8页
哈希函数由于其不可逆与碰撞约束的特点,可以很好地完成对信息的加密,但算法硬件吞吐率有待提高。该研究首先根据SM3杂凑密码哈希算法,结合Merkle-Damgard结构深入研究密码杂凑原理,分析得出硬件实现方案;其次结合静态时序分析,针对关... 哈希函数由于其不可逆与碰撞约束的特点,可以很好地完成对信息的加密,但算法硬件吞吐率有待提高。该研究首先根据SM3杂凑密码哈希算法,结合Merkle-Damgard结构深入研究密码杂凑原理,分析得出硬件实现方案;其次结合静态时序分析,针对关键路径进行分析,优化得到最终硬件电路实现方案;最后利用CSA结构优化加法器结构,采用二合一结构以提高算法硬件的吞吐率。使用Stratix II芯片通过Modelsim进行仿真,在Quartus平台下完成FPGA的功能验证。经过功能验证、时序分析、逻辑综合、时序验证后,计算出最高吞吐率可达到1.07 Gb/s。实现了较高吞吐率,以及面积与速度的相对平衡。 展开更多
关键词 杂凑算法 SM3 硬件实现 FPGA 高吞吐率
在线阅读 下载PDF
基于Zynq平台的BFV全同态加密算法高效实现
7
作者 杨亚涛 曹景沛 +1 位作者 陈亮宇 王伟 《通信学报》 EI CSCD 北大核心 2024年第9期192-205,共14页
针对BFV全同态加密算法,在Zynq平台上设计了一种高效实现方案。该方案结合负包裹卷积与数论变换(NTT)算法,优化并加速了多项式乘法的过程。同时采用流水线设计思想和并行化硬件电路架构,加速BFV算法的RNS实现。系统采用AXI-DMA传输机制... 针对BFV全同态加密算法,在Zynq平台上设计了一种高效实现方案。该方案结合负包裹卷积与数论变换(NTT)算法,优化并加速了多项式乘法的过程。同时采用流水线设计思想和并行化硬件电路架构,加速BFV算法的RNS实现。系统采用AXI-DMA传输机制高效地实现了ARM和FPGA之间数据传输。在Zynq Ultra‐Scale+MPSoC ZCU102平台上测试,系统在200 MHz时钟频率下,执行一次同态加法的平均耗时为0.024 ms;执行一次同态乘法的平均耗时为5.779 ms,其中包括0.874 ms的密文传输时间。与SEAL库和OpenFHE库的实现相比,所提方案的同态加法实现了4.63倍和6.79倍的效率提升,同态乘法实现了4.43倍和2.95倍的效率提升,这为全同态加密算法的实际工程实现提供了重要参考。 展开更多
关键词 全同态加密 BFV算法 剩余数系统 数论变换 硬件实现
在线阅读 下载PDF
有源噪声控制系统的FPGA实现
8
作者 周治同 胡忞 +1 位作者 张哲浩 易朋兴 《仪表技术与传感器》 CSCD 北大核心 2024年第12期55-58,62,共5页
针对有源噪声控制(ANC)系统降噪性能和硬件资源的冲突问题,对传统的FxLMS算法进行改进,提出一种基于相邻时刻误差乘积项的变步长因子更新策略,在不增加计算复杂度的同时提高算法的控制性能。提出基于改进算法的现场可编程门阵列(FPGA)... 针对有源噪声控制(ANC)系统降噪性能和硬件资源的冲突问题,对传统的FxLMS算法进行改进,提出一种基于相邻时刻误差乘积项的变步长因子更新策略,在不增加计算复杂度的同时提高算法的控制性能。提出基于改进算法的现场可编程门阵列(FPGA)实现结构,硬件资源消耗满足系统需求。采用XC7K325T开发板及WM8731音频模块搭建ANC系统平台,进行空调外机运行噪声的主动控制模拟实验。实验结果表明:经ANC系统控制后,归一化均方误差(NMSE)值稳定在-30 dB,降噪性能得到改善。 展开更多
关键词 有源噪声控制 现场可编程门阵列 最小均方误差算法 硬件实现
在线阅读 下载PDF
基于比特重组快速模约简的高面积效率椭圆曲线标量乘法器设计
9
作者 刘志伟 张琦 +4 位作者 黄海 杨晓秋 陈冠百 赵石磊 于斌 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第1期344-352,共9页
针对现有椭圆曲线密码标量乘法器难以兼顾灵活性和面积效率的问题,该文设计了一种基于比特重组快速模约简的高面积效率标量乘法器。首先,根据椭圆曲线标量乘的运算特点,设计了一种可实现乘法和模逆两种运算的硬件复用运算单元以提高硬... 针对现有椭圆曲线密码标量乘法器难以兼顾灵活性和面积效率的问题,该文设计了一种基于比特重组快速模约简的高面积效率标量乘法器。首先,根据椭圆曲线标量乘的运算特点,设计了一种可实现乘法和模逆两种运算的硬件复用运算单元以提高硬件资源使用率,并采用Karatsuba-Ofman算法提高计算性能。其次,设计了基于比特重组的快速模约简算法,并实现了支持secp256k1, secp256r1和SCA-256(SM2标准推荐曲线)快速模约简计算的硬件架构。最后,对点加和倍点的模运算操作调度进行了优化,提高乘法与快速模约简的利用率,降低了标量乘计算所需的周期数量。所设计的标量乘法器在55 nm CMOS工艺下需要275 k个等效门,标量乘运算速度为48 309次/s,面积时间积达到5.7。 展开更多
关键词 椭圆曲线密码 硬件实现 Secp256k1 标量乘 快速模约简
在线阅读 下载PDF
硬件可实现的GNSS/INS矢量深组合跟踪环路(英文) 被引量:8
10
作者 刘刚 郭美凤 +2 位作者 张嵘 崔晓伟 李顺忠 《中国惯性技术学报》 EI CSCD 北大核心 2015年第2期189-195,共7页
GNSS矢量跟踪环路(VTL)跟踪灵敏度和定位精度优于标量跟踪环路(STL),但实现复杂度高,三个主要难点是:多通道联合跟踪要求各通道同时获取观测量并在同一时刻更新环路参数;高频率计算卫星位置加重处理器运算负担;无法跟踪载波相位导致无... GNSS矢量跟踪环路(VTL)跟踪灵敏度和定位精度优于标量跟踪环路(STL),但实现复杂度高,三个主要难点是:多通道联合跟踪要求各通道同时获取观测量并在同一时刻更新环路参数;高频率计算卫星位置加重处理器运算负担;无法跟踪载波相位导致无法解调导航电文。以上三个难点阻碍VTL在硬件平台上实现,因此商业接收机通常使用容易硬件实现的STL,但性能次优。为了在嵌入式硬件平台上实现VTL,引入三种方法:异步观测量线性插值、卫星位置计算算法优化、特殊的导航电文解调方法,之后通过仿真验证优化算法的功能及性能。使用航迹发生器生成飞机协调转弯航迹,再使用GNSS卫星信号模拟器产生中频采样信号,基于Matlab平台处理数据并进行了对比分析。仿真结果表明该VTL计算卫星位置效率提升55倍,成功解调导航电文,VTL位置精度优于3 m,速度精度优于0.3 m/s,基于该VTL的矢量深组合(VDI)算法位置精度优于2 m,速度精度优于0.1 m/s。 展开更多
关键词 全球导航卫星系统 惯性导航系统 深组合 矢量跟踪环路 硬件实现
在线阅读 下载PDF
CORDIC算法在DSP算法硬件实现中的应用进展 被引量:11
11
作者 李岩 汪海明 +2 位作者 郭士德 赵建业 余道衡 《现代电子技术》 2002年第6期85-89,共5页
CORDIC算法被广泛应用于数字信号处理算法的硬件实现中。由于它将许多复杂的算术运算化成简单的加法和移位操作 ,因此它在许多 DSP算法的硬件实现中都有着极为重要的意义。有了它 ,许多难于实现而又极具应用价值的算术函数的硬件实现成... CORDIC算法被广泛应用于数字信号处理算法的硬件实现中。由于它将许多复杂的算术运算化成简单的加法和移位操作 ,因此它在许多 DSP算法的硬件实现中都有着极为重要的意义。有了它 ,许多难于实现而又极具应用价值的算术函数的硬件实现成为了可能。本文首先介绍了 CORDIC算法的理论概要 ,然后给出了 CORDIC算法在国内外的应用现状。最后 ,给出了作者自行设计的基于 CORDIC算法的可参数化的 FFT模型。 展开更多
关键词 数字信号处理 CORDIC算法 硬件实现 DSP算法 应用 FFT模型
在线阅读 下载PDF
低照度双目立体显著目标距离测定方法与实现 被引量:10
12
作者 万一龙 柏连发 +1 位作者 韩静 张毅 《红外与激光工程》 EI CSCD 北大核心 2015年第3期1053-1060,共8页
针对位置已固定的双目立体装置,提出了一种基于非平行模式测距原理的双目系统光轴-光心参数标定方法,减小了光轴-光心位置误测量带来的测距误差;为解决低照度下双目立体视觉中存在的立体匹配误匹配点多、目标识别度低的问题,采取了最大... 针对位置已固定的双目立体装置,提出了一种基于非平行模式测距原理的双目系统光轴-光心参数标定方法,减小了光轴-光心位置误测量带来的测距误差;为解决低照度下双目立体视觉中存在的立体匹配误匹配点多、目标识别度低的问题,采取了最大熵法结合整体光强变化的阈值选取方法提取显著目标,提高了目标识别率,搭建了显著目标测距系统。结果表明:采用文中的系统标定与阈值选取方法的双目立体视觉装置在低照度下具有较高的测距精度及目标识别率。 展开更多
关键词 双目测距 相机标定 目标识别 硬件实现
在线阅读 下载PDF
混沌密码及其在多媒体保密通信中应用的进展 被引量:45
13
作者 禹思敏 吕金虎 李澄清 《电子与信息学报》 EI CSCD 北大核心 2016年第3期735-752,共18页
该文回顾了过去混沌密码理论与应用的现状及存在的问题,并对其进行了综合评述。重点报道了近年来高维混沌密码及其在多媒体保密通信中的应用与硬件实现技术的进展,其中包括基本理论、设计方法、典型应用以及解决这些问题的思路。在混沌... 该文回顾了过去混沌密码理论与应用的现状及存在的问题,并对其进行了综合评述。重点报道了近年来高维混沌密码及其在多媒体保密通信中的应用与硬件实现技术的进展,其中包括基本理论、设计方法、典型应用以及解决这些问题的思路。在混沌密码设计与安全性能评估方面,报道了以下几个方面的进展:基于反控制方法设计无简并高维混沌密码增强数字混沌的抗退化能力;无退化数字域混沌系统的设计;具有闭环反馈的有限精度高维混沌长周期序列流密码的多轮加密设计方案;高维混沌密码的安全性能评估。在多媒体保密通信中的应用与硬件实现方面,报道了针对手机,计算机,ARM,FPGA,DSP等手持设备所需不同应用业务、广域网和WIFI无线通信网传输的实时远程混沌保密通信应用环境和多位一体的应用平台进行优化融合,创建示范验证系统等若干技术实现问题的进展。该文试图推进国内外未来混沌密码理论及其应用的研究。 展开更多
关键词 无简并高维混沌密码 多媒体混沌保密通信 混沌反控制 安全性能评估 硬件实现
在线阅读 下载PDF
面向硬件的帧内预测模式选择快速算法与实现 被引量:6
14
作者 杨秀芝 赵敏 +2 位作者 施隆照 陈志峰 郑明魁 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2019年第1期158-164,共7页
新一代视频编码标准HEVC硬件实现的复杂性较之以前的标准有大幅提高.在保证编码性能的前提下,为了降低硬件实现的复杂度和资源消耗,提高硬件的处理速度与并行度,提出一种面向硬件实现的HEVC帧内编码快速算法.首先在Hadamard-SATD基础上... 新一代视频编码标准HEVC硬件实现的复杂性较之以前的标准有大幅提高.在保证编码性能的前提下,为了降低硬件实现的复杂度和资源消耗,提高硬件的处理速度与并行度,提出一种面向硬件实现的HEVC帧内编码快速算法.首先在Hadamard-SATD基础上引入头比特估计,简化了率失真代价计算过程;然后使用同层相邻块的最佳模式作为最有可能模式列表的输入,解除计算预测值时对重构数据的依赖性,提高了硬件的处理速度;最后采用新的预测单元处理顺序和基于16点的硬件复用结构,使之更利于硬件实现的情况下减少硬件资源的使用.实验结果表明,与参考软件HM16.7相比,文中算法可以降低约40%的编码复杂度,且没有明显性能损失;在Xilinx的Virtex6综合结果表明,硬件面积比已有算法减少了45%左右,并且可以达到30帧/s 1 080p视频序列的实时编码要求. 展开更多
关键词 高效视频编码 帧内预测 硬件实现
在线阅读 下载PDF
基于有色Petri网的FIFO栈建模与优化 被引量:5
15
作者 付新华 肖明清 +1 位作者 袁大勇 邹德鹏 《仪器仪表学报》 EI CAS CSCD 北大核心 2008年第3期577-582,共6页
先入先出FIFO栈在智能仪器及测试系统中起着重要作用。针对FIFO栈设计缺乏理论指导和严格数学验证的问题,提出采用有色Petri网(CP-net)来建模和优化FIFO栈。提出了一种FIFO栈设计模型,FIFO栈的入栈口和出栈口固定但容量可变。应用建模... 先入先出FIFO栈在智能仪器及测试系统中起着重要作用。针对FIFO栈设计缺乏理论指导和严格数学验证的问题,提出采用有色Petri网(CP-net)来建模和优化FIFO栈。提出了一种FIFO栈设计模型,FIFO栈的入栈口和出栈口固定但容量可变。应用建模、仿真工具CPN Tools对FIFO栈的动态运行过程进行建模、仿真和分析,并在此基础上,对FIFO栈模型进行了优化。采用Verilog HDL在现场可编程逻辑门阵列FPGA上具体实现了FIFO栈的硬件电路。仿真结果和实际应用表明,该设计模型是活的、公平的、安全的和高效的。 展开更多
关键词 FIFO栈 有色PETRI网 建模 优化 CPN TOOLS 硬件实现
在线阅读 下载PDF
一种神经网络硬件实现的可重构设计 被引量:3
16
作者 万勇 王沁 +1 位作者 李占才 李昂 《计算机应用》 CSCD 北大核心 2006年第1期202-203,219,共3页
以BP网络为例,提出了一种可重构神经网络硬件实现方法。通过可重构体系结构、可重构部件的设计,可以灵活地实现不同规模、传递函数及学习方法的神经网络,从而搭建起神经网络快速硬件实现的平台。经过对一个模式识别问题的实现和测试,证... 以BP网络为例,提出了一种可重构神经网络硬件实现方法。通过可重构体系结构、可重构部件的设计,可以灵活地实现不同规模、传递函数及学习方法的神经网络,从而搭建起神经网络快速硬件实现的平台。经过对一个模式识别问题的实现和测试,证明了这种设计方法的可行性。 展开更多
关键词 神经网络 可重构 硬件实现 体系结构
在线阅读 下载PDF
道路识别系统中的边缘方法及其实时实现 被引量:7
17
作者 范成法 李祝明 +1 位作者 叶秀清 顾伟康 《信号处理》 CSCD 1998年第4期337-345,357,共10页
本文提出了一种道路识别系统中基于边缘的快速算法,并给出了其实时实现的方法。我们在分析了Canny算法的优点和不足基础上,结合道路识别的特点,提出一种适合于硬件实现的快速边缘检测算法。最后实时实现了上还算法,其中算法的底层... 本文提出了一种道路识别系统中基于边缘的快速算法,并给出了其实时实现的方法。我们在分析了Canny算法的优点和不足基础上,结合道路识别的特点,提出一种适合于硬件实现的快速边缘检测算法。最后实时实现了上还算法,其中算法的底层采用基于FPGA芯片的硬件实现。文中还简要讨论了系统中基于区域的算法和两种算法的融合。 展开更多
关键词 边缘检测 道路识别系统 道路检测 路面环境
在线阅读 下载PDF
RSA密码算法的安全及有效实现 被引量:8
18
作者 张宝华 殷新春 《中山大学学报(自然科学版)》 CAS CSCD 北大核心 2008年第6期22-26,共5页
RSA密码算法的实现电路易受到诸如能量分析、时间分析等旁门攻击。综述了RSA密码算法中模幂运算的主要攻击方法及其防御措施。针对模幂运算的软件实现和硬件实现,提出了基于随机概率的软件实现防御措施和基于模幂指数三进制表示的硬件... RSA密码算法的实现电路易受到诸如能量分析、时间分析等旁门攻击。综述了RSA密码算法中模幂运算的主要攻击方法及其防御措施。针对模幂运算的软件实现和硬件实现,提出了基于随机概率的软件实现防御措施和基于模幂指数三进制表示的硬件实现防御措施。两种防御措施较之前的防御措施在安全性和效率方面都有显著的提高。两种防御措施具有通用性,可移植到ECC中的标量乘法运算中去。 展开更多
关键词 RSA密码算法 旁门攻击 软件实现 硬件实现 模幂
在线阅读 下载PDF
工作于CBC模式的AES算法可重配置硬件实现 被引量:5
19
作者 刘航 戴冠中 +1 位作者 李晖晖 慕德俊 《计算机应用》 CSCD 北大核心 2005年第1期135-137,140,共4页
分组加密算法的工作模式选择对于敏感信息的安全至关重要。文中采用可重配置硬件设计了一个工作于CBC模式的AES核,并对关键单元的硬件设计进行了优化。仿真和实验测试结果表明,设计的AES核能够稳定地工作于CBC模式,实现对敏感信息的高... 分组加密算法的工作模式选择对于敏感信息的安全至关重要。文中采用可重配置硬件设计了一个工作于CBC模式的AES核,并对关键单元的硬件设计进行了优化。仿真和实验测试结果表明,设计的AES核能够稳定地工作于CBC模式,实现对敏感信息的高速加密处理。 展开更多
关键词 高级加密标准 密码分组链接 可重配置硬件实现
在线阅读 下载PDF
基于FPGA的BP神经网络硬件实现及改进 被引量:6
20
作者 杨景明 杜韦江 +2 位作者 吴绍坤 李良 魏立新 《计算机工程与设计》 北大核心 2018年第6期1733-1737,1773,共6页
针对现场可编程逻辑门阵列(FPGA)实现BP神经网络仍存在的激活函数实现困难及输入输出吞吐量不够等几个关键性问题,采用平滑插值法对S型激活函数做进一步改进,在中间数据存储中提出采用寄存器循环缓存方式,在网络搭建中利用高效的FPGA深... 针对现场可编程逻辑门阵列(FPGA)实现BP神经网络仍存在的激活函数实现困难及输入输出吞吐量不够等几个关键性问题,采用平滑插值法对S型激活函数做进一步改进,在中间数据存储中提出采用寄存器循环缓存方式,在网络搭建中利用高效的FPGA深度流水线技术实现网络的串并联。通过上述3点技术处理,进一步提高BP神经网络的运算速度。实验数据统计分析结果表明,网络与期望输出全部样本误差均小于0.01情况下,收敛速度几近超出软件实现速度3个数量级,为人工神经网络的硬件实现提供了理论依据。 展开更多
关键词 现场可编程逻辑门阵列 BP神经网络 流水线 硬件实现 循环缓存器
在线阅读 下载PDF
上一页 1 2 9 下一页 到第
使用帮助 返回顶部