期刊文献+
共找到178篇文章
< 1 2 9 >
每页显示 20 50 100
基于CNN的异构FPGA硬件加速器设计
1
作者 籍浩林 徐伟 +2 位作者 朴永杰 吴晓斌 高倓 《液晶与显示》 北大核心 2025年第3期448-456,共9页
受硬件平台算力以及存储资源的限制,利用嵌入式系统实现节能且高效的卷积神经网络(CNN)仍然是硬件设计人员面临的主要挑战。基于此,本文提出一种使用现场可编程门阵列片上系统(SoC)实现的异构嵌入式系统的完整设计。该设计采用了一种可... 受硬件平台算力以及存储资源的限制,利用嵌入式系统实现节能且高效的卷积神经网络(CNN)仍然是硬件设计人员面临的主要挑战。基于此,本文提出一种使用现场可编程门阵列片上系统(SoC)实现的异构嵌入式系统的完整设计。该设计采用了一种可级联的输入复用结构,同时在单个DSP中执行两个独立的乘法累加操作,在减少外部存储器的访问、提升系统效率的同时降低了功耗,相较于其他方案,其功率效率提升38.7%以上。该设计(框架)最终被成功部署于低成本设备上的大规模CNN网络,极大提升了网络模型的功率效率,基于ZYNQ XC7Z045设备上实现的功率效率甚至可达102 Gops/W。此外,当利用该框架进行VGG-16模型推断卷积层时,帧率可达10.9 fps,充分表明该设计在功率受限的环境中可以有效加速卷积神经网络的推理。 展开更多
关键词 硬件加速 卷积神经网络 fpga 异构soc
在线阅读 下载PDF
基于Coretx-M3的图像处理SoC设计与实现
2
作者 刘沂军 张鹤龄 +1 位作者 梅海霞 王丽杰 《吉林大学学报(信息科学版)》 2025年第1期26-33,共8页
针对单一的嵌入式处理器很难高效地完成图像处理等巨量计算任务的问题,基于FPGA(Field-Programmable Gate Array)和Coretx-M3处理器内核设计了一套具有图像处理功能的SoC(System on Chip)。硬件设计基于Xilinx公司的Kintex-7 FPGA和Arm... 针对单一的嵌入式处理器很难高效地完成图像处理等巨量计算任务的问题,基于FPGA(Field-Programmable Gate Array)和Coretx-M3处理器内核设计了一套具有图像处理功能的SoC(System on Chip)。硬件设计基于Xilinx公司的Kintex-7 FPGA和Arm公司提供的Cortex-M3内核,在FPGA上实现处理器架构,利用IP(Internet Protocol)核与Verilog设计存储器、总线系统和基本的外设,并通过总线与处理器相连,设计图像处理单元,将常用的数字图像处理算法映射为硬件描述语言,并设计总线接口与处理器相连,为SoC提供图像处理能力。软件设计基于Keil MDK工具和C语言,为SoC的外设和图像处理单元编写驱动程序,仿真了系统功能,同时以二值化算法为例将基于Matlab的数字图像处理与SoC中的图像处理单元进行充分的对比测试,结果表明该图像处理SoC不但性能优良,同时拥有FPGA与SoC的全部优势。笔者成功开发出了基于FPGA平台的具有图像处理功能的SoC,该系统在Xilinx公司的Kintex-7系列,型号为XC7K325TFFG676-2的FPGA上进行了板级验证。该设计体现出FPGA平台设计该系统的高度灵活性与高效性,提供了单一嵌入式处理器很难高效完成图像处理等巨量计算任务弊端的一种解决方案。该系统基于可重构平台设计,可实现外设功能根据需求的定制化,具有灵活度更高的优势。 展开更多
关键词 现场可编程门阵列 CORTEX-M3处理器 片上系统 硬件加速
在线阅读 下载PDF
基于JTAG和FPGA的嵌入式SOC验证系统设计与实现 被引量:9
3
作者 窦建华 孙强 陆俊峰 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2009年第3期336-339,共4页
文章设计采用FPGA、NIOSⅡ软核以及定制的JTAG逻辑,构建了一种通用的FPGA嵌入式验证平台,成功地完成了国产某型DSP芯片的验证与测试。此验证系统首次建立了从PC到验证目标系统的完整的数据链路,解决了SOC验证系统的可重用性和验证数据... 文章设计采用FPGA、NIOSⅡ软核以及定制的JTAG逻辑,构建了一种通用的FPGA嵌入式验证平台,成功地完成了国产某型DSP芯片的验证与测试。此验证系统首次建立了从PC到验证目标系统的完整的数据链路,解决了SOC验证系统的可重用性和验证数据发送、传输、采集的实时性、准确性及可测性问题。 展开更多
关键词 soc验证 fpga系统 JTAG定制
在线阅读 下载PDF
基于AFDX网络终端系统SoC的FPGA原型验证 被引量:10
4
作者 李哲 田泽 +2 位作者 杨峰 张荣华 王治 《航空计算技术》 2010年第2期130-134,共5页
基于商业以太网技术的AFDX网络,具有高带宽,低延迟,强实时性,高可靠性的特点已应用于在空客A380等型号上。ARINC664 Part7协议定义了AFDX网络的终端系统,交换机,以及通信机制。其中AFDX网络终端系统(ES,EndSystem)为航电系统上层应用与A... 基于商业以太网技术的AFDX网络,具有高带宽,低延迟,强实时性,高可靠性的特点已应用于在空客A380等型号上。ARINC664 Part7协议定义了AFDX网络的终端系统,交换机,以及通信机制。其中AFDX网络终端系统(ES,EndSystem)为航电系统上层应用与AFDX网络之间提供信息收发的通道。基于ARM9的AFDX-ES SoC是国内首款AFDX终端系统智能协议芯片,结合项目实践以SoC验证方法学为指导,以应用需求和ARINC664 Part7协议标准为依据,介绍了在FPGA环境下搭建验证平台,开发测试向量实施验证的过程,并对验证结果进行了分析,为成功流片提供了可靠保证。 展开更多
关键词 AFDX 终端系统 soc fpga验证
在线阅读 下载PDF
基于ARM SoC的FPGA原型验证 被引量:10
5
作者 杨安生 黄世震 《电子器件》 CAS 2011年第3期247-251,共5页
ARM是目前SoC设计中应用最为广泛的高性价比的R ISC处理器,FPGA原型验证是SoC有效的验证途径,FPGA原型验证平台能以实时的方式进行软硬件协同验证,从而可以缩短SoC的开发周期,提高验证工作的可靠性,降低SoC系统的开发成本。
关键词 soc ARM fpga 验证平台 软硬件协同验证
在线阅读 下载PDF
基于SoC FPGA的文字分割系统设计 被引量:2
6
作者 邱德慧 汪洋 吴敏华 《液晶与显示》 CAS CSCD 北大核心 2016年第10期949-957,共9页
针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法... 针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法,实现了CMOS传感器的图像采集、SDRAM存储、双口RAM数据通信和VGA显示输出。同时,基于ARM的硬核处理系统(HPS)控制双口RAM读写图像数据,在HPS中实现图像的预处理和分水岭算法。实验结果表明:本系统具有较准确的文字分割效果,一幅图像实时文字分割的平均速度为0.87s,比基于PC机的matlab环境和NIOS Ⅱ的SOPC系统上实现速度分别提高了0.84倍和4.52倍。本系统具有设计灵活,速度快、可移植性强的优点,对实时图像采集与处理系统的研究提供参考意义。 展开更多
关键词 soc fpga 硬核处理系统 LINUX 文字分割 分水岭算法
在线阅读 下载PDF
大规模SoC设计中的高效FPGA验证技术的研究与实现 被引量:13
7
作者 丰玉田 付宇卓 赵峰 《电子技术应用》 北大核心 2006年第2期110-114,共5页
一种针对大规模SoC设计的高效FPGA验证流程,分析了该流程所涉及的关键技术:通用硬件平台设计、FPGA软件环境设计和软硬件协同验证等。采用这些技术,FPGA平台可以快速且真实地模拟芯片应用平台,从而实现软硬件并行设计和协同验证。该验... 一种针对大规模SoC设计的高效FPGA验证流程,分析了该流程所涉及的关键技术:通用硬件平台设计、FPGA软件环境设计和软硬件协同验证等。采用这些技术,FPGA平台可以快速且真实地模拟芯片应用平台,从而实现软硬件并行设计和协同验证。该验证流程已灵活应用于大规模SoC项目设计中,大大提高了SoC产品的研发效率。 展开更多
关键词 soc fpga验证 软硬件协同验证
在线阅读 下载PDF
基于FPGA的可层叠组合式SoC原型系统设计 被引量:2
8
作者 姚远 张晓琳 张展 《电子技术应用》 北大核心 2009年第9期65-69,共5页
为解决单片FPGA无法满足复杂SoC原型验证所需逻辑资源的问题,设计了一种可层叠组合式超大规模SoC验证系统。该系统采用了模块化设计,通过互补连接器和JTAG控制电路,支持最多5个原型模块的层叠组合,最多可提供2 500万门逻辑资源。经本系... 为解决单片FPGA无法满足复杂SoC原型验证所需逻辑资源的问题,设计了一种可层叠组合式超大规模SoC验证系统。该系统采用了模块化设计,通过互补连接器和JTAG控制电路,支持最多5个原型模块的层叠组合,最多可提供2 500万门逻辑资源。经本系统验证的地面数字电视多媒体广播基带调制芯片(BHDTMBT1006)已成功流片。 展开更多
关键词 soc原型 fpga系统 验证平台
在线阅读 下载PDF
基于ARM7TDMI的SoC的FPGA验证平台的设计 被引量:2
9
作者 施乐宁 董金明 《现代电子技术》 2007年第10期72-73,81,共3页
针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使... 针对片上系统(SoC)开发周期较长和现场可编程门阵列(FPGA)可重用的特点,设计了基于ARM7TDMI处理器核的SoC的百万门级FPGA验证平台。介绍了怎样设计平台并利用该平台进行IP核验证、底层硬件驱动和实时操作系统及高层应用软件的验证。使用该平台能够基本验证SoC系统的设计,并加快SoC系统的开发。整个系统原理清晰,结构简单,扩展灵活、方便。 展开更多
关键词 soc fpga 验证平台 ARM7TDMI
在线阅读 下载PDF
基于SoC FPGA的北斗接收机载波跟踪环路设计 被引量:4
10
作者 韦照川 潘军道 吴国增 《电子技术应用》 2018年第6期124-128,共5页
为了实现北斗卫星导航接收机高实时性、小型化及低功耗,提出了一种基于SoC FPGA的载波跟踪环路的设计方案。通过对FLL(锁频环)和PLL(锁相环)的分析,并利用SOPC技术,实现了基于SoC FPGA的载波跟踪环路,可完全在FPGA内部完成载波的剥离。... 为了实现北斗卫星导航接收机高实时性、小型化及低功耗,提出了一种基于SoC FPGA的载波跟踪环路的设计方案。通过对FLL(锁频环)和PLL(锁相环)的分析,并利用SOPC技术,实现了基于SoC FPGA的载波跟踪环路,可完全在FPGA内部完成载波的剥离。测试结果表明,该方案能实现载波信号的快速精确跟踪,具有良好的实时性和应用价值。 展开更多
关键词 北斗卫星导航接收机 载波跟踪环路 soc fpga
在线阅读 下载PDF
基于FPGA的ARM SoC原型验证平台设计 被引量:13
11
作者 虞致国 魏敬和 《电子与封装》 2007年第5期25-28,共4页
基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现... 基于FPGA的验证平台是SoC有效的验证途径,在流片前建立一个基于FPGA的高性价比的原型验证系统已成为SoC验证的重要方法。ARM嵌入式CPU是目前广泛应用的高性价比的RISC类型CPU核,文中主要描述了以FPGA为核心的ARM SoC验证系统的设计实现过程,并对SoC设计中的FPGA验证问题进行了分析和讨论。 展开更多
关键词 soc ARM7TDMI fpga 原型 验证平台
在线阅读 下载PDF
SoC芯片的RomCode设计与FPGA验证研究 被引量:4
12
作者 张梅娟 张明月 +1 位作者 杨楚玮 朱心杰 《电子设计工程》 2023年第21期76-80,86,共6页
RomCode固化于SoC芯片内部且不可更改,除保证芯片上电时可进入到稳定工作状态之外,仍需满足芯片上电稳定后的不同应用场景和功能需求。该文针对多核ARM处理器SoC芯片,设计一种具备时钟控制、多核启动以及镜像搬移等功能的RomCode。为了... RomCode固化于SoC芯片内部且不可更改,除保证芯片上电时可进入到稳定工作状态之外,仍需满足芯片上电稳定后的不同应用场景和功能需求。该文针对多核ARM处理器SoC芯片,设计一种具备时钟控制、多核启动以及镜像搬移等功能的RomCode。为了确保RomCode设计的稳定性和正确性,基于Palladium与Haps完成FPGA原型验证。验证结果表明,该RomCode设计的功能正常且运行稳定,提高了芯片的流片成功率,加快了软件开发的进度,有效地支撑了SoC芯片其他模块的功能验证。 展开更多
关键词 soc芯片 多核处理器 RomCode fpga原型验证
在线阅读 下载PDF
SOPC——基于FPGA的SoC设计策略 被引量:9
13
作者 周恒 罗斯青 《山西电子技术》 2003年第1期6-9,16,共5页
介绍了SoC的特点 ,并针对其设计所而临的问题提出了Altera公司的解决方案———SOPC ,以及相关的Excalibur芯片和开发工具QuartusII与SOPCBuilder。
关键词 SOPC fpga soc设计 片上可编程系统 片上系统 Excalibur QUARTUSII SOPC-Bui1der
在线阅读 下载PDF
SoC和FPGA技术未来的发展趋势 被引量:11
14
作者 于宗光 魏敬和 王国章 《电子与封装》 2006年第3期1-5,共5页
文章论述当前深亚微米工艺条件下SoC、FPGA技术发展现状。通过分析各自不同的技术特点,指出在未来几年随着PSoC和CSoC的出现,SoC设计的灵活性大大增加,使得SoC和FPGA 在设计方法和技术上会出现融合及借鉴的态势。SoC和FPGA之间设计思路... 文章论述当前深亚微米工艺条件下SoC、FPGA技术发展现状。通过分析各自不同的技术特点,指出在未来几年随着PSoC和CSoC的出现,SoC设计的灵活性大大增加,使得SoC和FPGA 在设计方法和技术上会出现融合及借鉴的态势。SoC和FPGA之间设计思路的趋近,将大大促进集成电路的发展。 展开更多
关键词 系统芯片 可编程逻辑器件 深亚微米
在线阅读 下载PDF
基于FPGA的语音识别SoC系统解决方案 被引量:2
15
作者 耿慧 梁维谦 +1 位作者 董明 刘润生 《电声技术》 2009年第10期32-34,38,共4页
基于Actel CoreMP7低成本SoC开发验证平台,完成了以ARM7为核心控制器、马氏距离计算专用电路(MSAC)为协处理器的语音识别SoC的设计与验证。实验结果表明,该SoC系统在Actel ProASIC系列FPGA M7A3P1000上综合实现后,约占用M7A3P1000总资源... 基于Actel CoreMP7低成本SoC开发验证平台,完成了以ARM7为核心控制器、马氏距离计算专用电路(MSAC)为协处理器的语音识别SoC的设计与验证。实验结果表明,该SoC系统在Actel ProASIC系列FPGA M7A3P1000上综合实现后,约占用M7A3P1000总资源的39.18%及1KB片内SRAM,完成整个语音识别算法性能比S3C44B0x(ARM7)平台上定点C程序提高了49.78%,充分证明了CoreMP7平台用于SoC设计的可行性和便捷性,以及主处理器配合硬件加速协处理器架构在信号处理领域的优势。 展开更多
关键词 fpga ARM7 语音识别 soc
在线阅读 下载PDF
基于ARM7TDMI的SoC芯片的FPGA验证平台设计 被引量:6
16
作者 李建昌 赵博生 +1 位作者 鲍胜荣 钟锐 《电子工程师》 2004年第9期6-9,13,共5页
针对片上系统 (SoC)开发周期较长和现场可编程门阵列 (FPGA)可重用的特点 ,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台 ,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证。使用该平台通过... 针对片上系统 (SoC)开发周期较长和现场可编程门阵列 (FPGA)可重用的特点 ,设计了基于ARM7TDMI处理器核的SoC的FPGA验证平台 ,介绍了怎样利用该平台进行软硬件协同设计、IP核验证、底层硬件驱动和实时操作系统设计验证。使用该平台通过软硬件协同设计 ,能够加快SoC系统的开发。整个系统原理清晰 ,结构简单 ,扩展灵活、方便。 展开更多
关键词 soc fpga 软硬件协同设计 验证平台 ARM7TDMI
在线阅读 下载PDF
基于SoC FPGA的光伏电力通信管理机系统 被引量:10
17
作者 张琳 梅雪松 陈勇 《电子技术应用》 2018年第2期32-35,43,共5页
介绍了一种基于SoC FPGA的光伏电力通信管理机系统的设计方法。该系统采用新型的集成有ARM硬核处理器的SoC FPGA作为主控芯片,将传统通信管理机的运算和通信工作进行合理划分,并由FPGA和ARM处理器协同实现。通过采用软硬件相结合的设计... 介绍了一种基于SoC FPGA的光伏电力通信管理机系统的设计方法。该系统采用新型的集成有ARM硬核处理器的SoC FPGA作为主控芯片,将传统通信管理机的运算和通信工作进行合理划分,并由FPGA和ARM处理器协同实现。通过采用软硬件相结合的设计方式,本系统能够简化电路设计,降低通信事务对CPU的中断数量,增加支持MODBUS协议的RS485端口总量,并通过独立的NIOS Ⅱ备用系统保证了系统在灾难情况下的可恢复性等,所以更加适合光伏电力系统中多设备、大数据量的应用。 展开更多
关键词 通信管理机 soc fpga 光伏电力系统 协同设计
在线阅读 下载PDF
WLAN SOC芯片BX501的FPGA验证平台设计与实现 被引量:2
18
作者 张开明 王新安 +1 位作者 张国新 苟卫忠 《微电子学与计算机》 CSCD 北大核心 2006年第1期97-98,102,共3页
系统芯片(SOC)设计是以模块复用和软硬件协同设计为基础,基于FPGA的验证平台是一种有效的验证途径。文章讨论了WLANSOC芯片BX501的验证平台的两种实现方案,介绍了采用XILINXVIRTEX-II系列FPGA的设计实现;同时对SOC设计的FPGA验证问题进... 系统芯片(SOC)设计是以模块复用和软硬件协同设计为基础,基于FPGA的验证平台是一种有效的验证途径。文章讨论了WLANSOC芯片BX501的验证平台的两种实现方案,介绍了采用XILINXVIRTEX-II系列FPGA的设计实现;同时对SOC设计的FPGA验证问题进行了分析和探讨。 展开更多
关键词 无线局域网 现场可编程逻辑门阵列 系统芯片 验证平台
在线阅读 下载PDF
综述:面向SoC-FPGA的开源处理器 被引量:8
19
作者 余乐 李任伟 +3 位作者 王瑶 李洋洋 吴超 贾瑞 《电子学报》 EI CAS CSCD 北大核心 2018年第4期992-1004,共13页
近年来,随着各种IP核的广泛应用,So C-FPGA的应用领域也随之日益扩展.处理器作为So C-FPGA的核心IP,其对系统性能的影响至关重要.使用开源处理器IP能大幅度提高So C-FPGA系统级设计的效率,已成为现在项目开发中常用的手段.本文研究了现... 近年来,随着各种IP核的广泛应用,So C-FPGA的应用领域也随之日益扩展.处理器作为So C-FPGA的核心IP,其对系统性能的影响至关重要.使用开源处理器IP能大幅度提高So C-FPGA系统级设计的效率,已成为现在项目开发中常用的手段.本文研究了现有的绝大多数开源处理器的关键技术指标,从可用性和稳定性上提出了一种选择开源处理器的方法.根据该方法,选择出一些具有高可用性和稳定性的开源处理器.最后,利用不同厂商提供的FPGA EDA工具将所述的开源处理器进行了综合与实现,并与现有FPGA厂商提供的商用软核Nios II和Microblaze进行了比较和讨论. 展开更多
关键词 处理器 fpga soc-fpga 开源 应用 综述 概述
在线阅读 下载PDF
基于龙芯IP核SoC芯片的FPGA验证技术研究 被引量:3
20
作者 谢平 《电子技术应用》 北大核心 2010年第10期128-131,共4页
阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。
关键词 龙芯I号处理器IP核 soc fpga 验证技术
在线阅读 下载PDF
上一页 1 2 9 下一页 到第
使用帮助 返回顶部