期刊文献+
共找到450篇文章
< 1 2 23 >
每页显示 20 50 100
一种前后台结合的Pipelined ADC校准技术
1
作者 薛颜 徐文荣 +2 位作者 于宗光 李琨 李加燊 《半导体技术》 CAS 北大核心 2025年第1期46-54,共9页
针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方... 针对Pipelined模数转换器(ADC)中采样电容失配和运放增益误差带来的非线性问题,提出了一种前后台结合的Pipelined ADC校准技术。前台校准技术通过对ADC量化结果的余量分析,补偿相应流水级的量化结果,后台校准技术基于伪随机(PN)注入的方式,利用PN的统计特性校准增益误差。本校准技术在系统级建模和RTL级电路设计的基础上,实现了现场可编程门阵列(FPGA)验证并成功流片。测试结果显示,在1 GS/s采样速率下,校准精度为14 bit的Pipelined ADC的有效位数从9.30 bit提高到9.99 bit,信噪比提高约4 dB,无杂散动态范围提高9.5 dB,积分非线性(INL)降低约10 LSB。 展开更多
关键词 Pipelined模数转换器(ADC) 电容失配 增益误差 前台校准 后台校准
在线阅读 下载PDF
高速低消耗数字插值滤波器设计
2
作者 姚亚峰 王桐 +1 位作者 徐洋洋 辛拯宇 《湖南大学学报(自然科学版)》 北大核心 2025年第6期195-202,共8页
针对传统数字插值滤波器硬件资源消耗大、工作速度慢等问题,提出一种基于运算资源复用的改进数字插值滤波器的设计方法.该方法在多相数字插值滤波器的基础上,对滤波器架构进行了优化,实现核心运算资源的复用,可以明显降低电路资源消耗... 针对传统数字插值滤波器硬件资源消耗大、工作速度慢等问题,提出一种基于运算资源复用的改进数字插值滤波器的设计方法.该方法在多相数字插值滤波器的基础上,对滤波器架构进行了优化,实现核心运算资源的复用,可以明显降低电路资源消耗和功耗.提出的新型构架滤波器采用FPGA平台进行了原型验证,并与传统插值滤波器、多路并行插值滤波器和多相插值滤波器进行了对比.结果表明,改进滤波器所占用寄存器数量较传统结构减少65%,较多路并行结构减少73%,较多相结构减少28%;最大工作时钟频率较传统结构提升129%,较多路并行结构提升13.8%,功耗也要低于传统结构、多路并行结构,更适合高速、低消耗等应用场景. 展开更多
关键词 插值 数字滤波器 现场可编程门阵列(FPGA) 数模转换器 数字上变频
在线阅读 下载PDF
开发LSI DAC新品的技术综述 被引量:15
3
作者 成立 李彦旭 +2 位作者 李春明 刘斌 汪洋 《半导体技术》 CAS CSCD 北大核心 2001年第6期1-3,6,共4页
综述了应用集成运放构成大规模集成电路(LSI)数-模转换器(DAC)的一些关键性技术,并提出了改善DAC性能-价格比的技术措施。
关键词 大规模集成电路 数-模转换器 性能-价格比
在线阅读 下载PDF
应用于SAR ADC的高能效电容阵列DAC 被引量:4
4
作者 胡云峰 李斌 吴朝晖 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2015年第9期47-53,66,共8页
电容阵列数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)的主要能耗来源之一.为降低电容阵列DAC的能耗,提出了一种高能效电容阵列DAC结构,该结构电容阵列中各电容单元通过开关依次连接.在前两次比较周期中,由于采用了顶板采样和电压... 电容阵列数模转换器(DAC)是逐次逼近型模数转换器(SAR ADC)的主要能耗来源之一.为降低电容阵列DAC的能耗,提出了一种高能效电容阵列DAC结构,该结构电容阵列中各电容单元通过开关依次连接.在前两次比较周期中,由于采用了顶板采样和电压移位技术,电容阵列DAC没有产生能耗;在之后的比较周期中,由于采用电荷共享和电压单调降低技术,电容阵列DAC产生了很少的能耗.仿真结果表明,相比于传统的电容阵列DAC结构,文中提出的高能效电容阵列DAC结构可降低99.22%的能耗,节省75%的面积. 展开更多
关键词 逐次逼近寄存器 模数转换 电容阵列dac 高能效
在线阅读 下载PDF
新型双声道音频Σ-ΔDAC小面积插值滤波器的设计实现 被引量:2
5
作者 刘素娟 张特 陈建新 《电子与信息学报》 EI CSCD 北大核心 2011年第3期749-753,共5页
该文提出了一种新型双声道音频Σ-Δ数模转换器(DAC)小面积插值滤波器设计方法。该方法采用左右两个声道复用一个插值滤波器的新型结构,并利用存储器实现第1级半带滤波器,从而降低芯片的实现面积。提出重新排序方法,保证复用后两个声道... 该文提出了一种新型双声道音频Σ-Δ数模转换器(DAC)小面积插值滤波器设计方法。该方法采用左右两个声道复用一个插值滤波器的新型结构,并利用存储器实现第1级半带滤波器,从而降低芯片的实现面积。提出重新排序方法,保证复用后两个声道的同步。设计在TSMC 0.18μm 1.8 V/3.3 V 1P5M CMOS工艺上实现,测试信噪比为106 dB,数字部分芯片的面积仅为0.198 mm2,功耗为0.65 mW。这种设计方法降低了Σ-ΔDAC系统中数字部分的面积和功耗,给模拟部分留有较大的设计裕量,这对模数混合系统的设计具有重要的意义。 展开更多
关键词 Σ-Δ数模转换器(dac) 插值滤波器 双声道复用 重新排序
在线阅读 下载PDF
16位数/模转换芯片DAC702及其应用 被引量:2
6
作者 周凯锋 郭丽 刘国卿 《电测与仪表》 北大核心 2002年第1期53-54,29,共3页
Burr-Brown公司生产的DAC702芯片是一块完整的16位数/模转换芯片,该芯片具有低增益漂移和高精度等许多优良的特性。本文介绍它的优良性能和典型应用电路以及应用该芯片为另一块D/A转换芯片提供一个可调的电压参考基准实例。
关键词 数/模转换芯片 低增益漂移 电压参考基准 dac702
在线阅读 下载PDF
高精度流水线逐次逼近混合型模数转换器设计
7
作者 叶茂 白春阳 +1 位作者 郑肖肖 赵毅强 《湖南大学学报(自然科学版)》 北大核心 2025年第2期140-150,共11页
为满足数字X射线系统中光电二极管阵列读出电路对平均性能优越的模数转换器(analog-to-digital converter,ADC)的要求,设计一款高精度流水线逐次逼近混合型模数转换器.采用带有预放大级的增益增强型放大器结构,实现了高能效运放设计.使... 为满足数字X射线系统中光电二极管阵列读出电路对平均性能优越的模数转换器(analog-to-digital converter,ADC)的要求,设计一款高精度流水线逐次逼近混合型模数转换器.采用带有预放大级的增益增强型放大器结构,实现了高能效运放设计.使用最低有效位(least significant bit,LSB)平均抗噪声方法,简化第二级比较器结构,有效降低了系统功耗.运用基于延迟锁相环(delay-locked loop,DLL)反馈环路实现比较器时钟自调节,提高了异步时序鲁棒性.基于0.18µm EPI BCD工艺完成对ADC电路设计、版图绘制和后仿真验证.在5.0 V供电电压、5 MS/s采样率的条件下,有效位数ENOB为15.61 bit,信噪失真比SNDR为95.73 dB,非杂散动态范围SFDR为110.72 dB. 展开更多
关键词 集成电路 模数转换器 LSB平均抗噪声 DLL时钟自调节环路 高能效运放
在线阅读 下载PDF
一种用于干扰抑制的模拟-数字混合自适应波束成形方法
8
作者 汪俊 贺小琦 +4 位作者 汪昊 董宇良 张雪 罗涛 陈鹏 《兵工学报》 北大核心 2025年第7期329-336,共8页
针对传统数字波束成形体制抗干扰容限受制于模拟数字转换器(Analog to Digital Converter,ADC)量化精度问题,提出一种用于压制式干扰抑制的模拟-数字混合自适应波束成形方法。通过在射频端引入模拟波束成形,实现对干扰信号的初步抑制,... 针对传统数字波束成形体制抗干扰容限受制于模拟数字转换器(Analog to Digital Converter,ADC)量化精度问题,提出一种用于压制式干扰抑制的模拟-数字混合自适应波束成形方法。通过在射频端引入模拟波束成形,实现对干扰信号的初步抑制,有效避免信号采样饱和,进一步结合数字波束成形技术,实现对干扰信号的再次抑制。建立了模拟-数字混合自适应波束成形信号模型,分析了抗干扰性能影响因素。仿真结果表明所提方法能够有效减少ADC量化精度的影响,对不同强度干扰均表现出很好的干扰抑制效果,与传统数字波束成形方法相比,抗压制式干扰能力实现了突破。 展开更多
关键词 干扰抑制 自适应波束成形 模拟数字转换器 模拟数字混合
在线阅读 下载PDF
余量增益单元测试平台下高增益运算放大器设计
9
作者 薄鹏 宋树祥 岑明灿 《广西大学学报(自然科学版)》 北大核心 2025年第1期83-93,共11页
余量增益单元(MDAC)中运算放大器性能直接决定MDAC建立速度、建立精度和功耗,且随着对MDAC性能要求的提升,对运放的增益、带宽、相位裕度和功耗的要求也变得更加严格。然而,目前运放的设计及测试与应用是相对独立的,设计出的运放在实际... 余量增益单元(MDAC)中运算放大器性能直接决定MDAC建立速度、建立精度和功耗,且随着对MDAC性能要求的提升,对运放的增益、带宽、相位裕度和功耗的要求也变得更加严格。然而,目前运放的设计及测试与应用是相对独立的,设计出的运放在实际应用中存在可靠性与准确性问题,同时针对性调整时还面临测试反馈周期长等问题。本文搭建无采样保持电荷分享型MDAC测试平台,该平台实现了运放设计、测试与应用的一体化,从而提升了运放在实际应用中的准确性和可靠性。设计了带增益提升(Gain-boost)技术的Cascode补偿两级全差分运算放大器结构,通过增益提升技术提升整体运算放大器增益,引入Cascode补偿技术提供了更高频的次级点并抵消了高频零点来保证运放稳定性。采用TSMC180 nm工艺,仿真结果显示运放开环增益为127 dB,单位增益带宽为1.733 GHz,1000次蒙特卡洛仿真下MDAC建立时间平均值为2.5 ns,建立精度平均值为101 dB,最大功耗为1.77 mA。 展开更多
关键词 增益提升技术 全差分运算放大器 蒙特卡洛仿真 余量增益单元 模数转换器
在线阅读 下载PDF
集成双输入缓冲前端的4 GS/s 13位TI-Pipelined-SAR ADC
10
作者 陈浩然 俞军 《电子科技大学学报》 北大核心 2025年第4期488-493,共6页
随着转换速率的提升,采样前端逐渐成为限制高速高精度模数转换器(ADC)性能的瓶颈。该文基于16 nm FinFET工艺设计了一款集成双输入缓冲前端的4 GS/s 13位时间交织-流水线逐次逼近型(TI-Pipelined-SAR)ADC。为降低多通道开关之间的串扰... 随着转换速率的提升,采样前端逐渐成为限制高速高精度模数转换器(ADC)性能的瓶颈。该文基于16 nm FinFET工艺设计了一款集成双输入缓冲前端的4 GS/s 13位时间交织-流水线逐次逼近型(TI-Pipelined-SAR)ADC。为降低多通道开关之间的串扰和通道内的回踢,提出了一种双输入缓冲前端结构;并采用通道间校准算法修正该结构引入的额外直流失调和增益失配。为提升采样速率,还提出了一种全CMOS快速导通的栅压自举采样电路。测试结果表明,该ADC在500 MHz输入信号频率下,实现了74.1 dBc的无杂散动态范围,信噪失真比达到了59.6 dB。 展开更多
关键词 模数转换器 输入缓冲前端 校准算法 栅压自举采样电路
在线阅读 下载PDF
基于低分辨率DAC的IRS辅助去蜂窝大规模MIMO系统联合预编码设计 被引量:1
11
作者 李飞 耿晨雨 +3 位作者 李汀 季薇 梁彦 闫志伟 《信号处理》 CSCD 北大核心 2023年第6期1070-1078,共9页
本文研究了下行链路智能反射面(Intelligent Reflective Surface, IRS)辅助去蜂窝大规模MIMO(Cell-Free Massive Multiple-Input Multiple-Output)系统,其中每个接入点(Access Point, AP)都采用了低分辨率的数模转换器(Digital-to-Analo... 本文研究了下行链路智能反射面(Intelligent Reflective Surface, IRS)辅助去蜂窝大规模MIMO(Cell-Free Massive Multiple-Input Multiple-Output)系统,其中每个接入点(Access Point, AP)都采用了低分辨率的数模转换器(Digital-to-Analog Converters,DAC)。本文将IRS应用于去蜂窝系统并在AP处配备低分辨率DAC,进一步降低了硬件成本和功耗。采用加性量化噪声模型对低分辨率DAC进行数学建模,进而建立了下行链路用户和速率的表达式。由于公式具有非凸性和高复杂性,本文提出了一个交替优化框架来解决此问题,从而提高用户和速率。特别地,我们通过分数规划解耦这个问题,并采用拉格朗日乘子法和半定规划(Semi-Definite Programming,SDP)方法求得预编码矩阵和相移矩阵的表达式。最后,仿真结果表明,与传统的去蜂窝网络相比,该方案下的网络容量可以显著提高。 展开更多
关键词 去蜂窝大规模MIMO 智能反射面 低分辨率dac 联合预编码
在线阅读 下载PDF
下一代光传输系统DAC芯片动态性能测试方法 被引量:2
12
作者 菅端端 张驰 《电子测量技术》 2018年第5期42-46,共5页
针对下一代光传输系统对数模转换器(DAC)高采样率、大带宽的要求,提出针对该类DAC动态性能的测试方法。通过分析光传输系统中DAC芯片的特点,解决了内部预设波形无法直接测量,采样时钟不能直接捕获,分辨率不易统计,差损的非线性导致带... 针对下一代光传输系统对数模转换器(DAC)高采样率、大带宽的要求,提出针对该类DAC动态性能的测试方法。通过分析光传输系统中DAC芯片的特点,解决了内部预设波形无法直接测量,采样时钟不能直接捕获,分辨率不易统计,差损的非线性导致带宽测量产生偏差等问题,并将该测试方法应用于国家高技术研究发展计划(863计划)"下一代光传输系统中高速模数转换(ADC)/数模转换(DAC)芯片和关键技术研究"项目的评测中。测试结果表明,该方法解决了最高采样率70 GSPS带宽16 GHz的超高速DAC测试中的一些关键问题,基本可以满足下一代400Gbps光传输系统对DAC的动态性能测试要求。 展开更多
关键词 数模转换器 光传输系统 增益补偿
在线阅读 下载PDF
权电容DAC状态转换速度估计方法
13
作者 蒋昊 侯建军 李哲英 《北京交通大学学报》 CAS CSCD 北大核心 2017年第2期79-84,共6页
为提高权电容阵列DAC的性能,本文通过建立权电容阵列DAC的理想模型和状态转换模型,求解出零状态输出和非零状态输出,证明了权电容阵列DAC输出仅包含系统的零状态响应,而与前次输入无关.根据权电容阵列DAC的频率响应特性和时域响应函数,... 为提高权电容阵列DAC的性能,本文通过建立权电容阵列DAC的理想模型和状态转换模型,求解出零状态输出和非零状态输出,证明了权电容阵列DAC输出仅包含系统的零状态响应,而与前次输入无关.根据权电容阵列DAC的频率响应特性和时域响应函数,得到一种电容阵列DAC转换速度的估计方法,并建立了支路时间常数与转换开关导通电阻之间的限制关系.通过仿真分析验证了权电容阵列DAC转换速度的估计方法,为权电容阵列DAC的设计和应用提供了理论依据. 展开更多
关键词 数模转换器 权电容阵列 转换速度
在线阅读 下载PDF
基于查找表均衡的高速SerDes发送端设计
14
作者 陶保明 张春茗 +1 位作者 任一凡 戢小亮 《半导体技术》 北大核心 2025年第5期488-496,共9页
为使高速串行器/解串器(SerDes)发送端具有更大的均衡灵活性,采用UMC 28nm CMOS工艺设计了一种基于数字信号处理(DSP)-数模转换器(DAC)结构的高速SerDes发送端。通过将发送端中前馈均衡功能以查找表(LUT)形式集成至DSP中,灵活解决了信... 为使高速串行器/解串器(SerDes)发送端具有更大的均衡灵活性,采用UMC 28nm CMOS工艺设计了一种基于数字信号处理(DSP)-数模转换器(DAC)结构的高速SerDes发送端。通过将发送端中前馈均衡功能以查找表(LUT)形式集成至DSP中,灵活解决了信道高频损耗严重和信号完整性问题,并简化了全定制电路设计的复杂度;其主体结构包括DSP、温度编码器、重定时器、32:4多路复用器(MUX)、1 UI脉冲发生器+4:1 MUX、源串联端接(SST)型DAC驱动器。仿真结果显示:在1.05 V工作电压且信道衰减为12 dB@16 GHz条件下,发送端输出32 Gbit/s NRZ信号眼高为258 mV,眼宽为0.75UI;输出64 Gbit/s PAM4信号眼高为64 mV,眼宽为0.40 UI;版图面积为0.116 mm^(2),电路功耗为57.42 mW,获得了良好的均衡性能。 展开更多
关键词 数字信号处理(DSP) 前馈均衡 串行器/解串器(SerDes) 源串联端接(SST)驱动器 数模转换器(dac)
在线阅读 下载PDF
基于可编程非线性补偿的斜坡电压发生器
15
作者 刘志存 富雅琼 +1 位作者 钱璐帅 陈乐 《现代电子技术》 北大核心 2025年第4期45-51,共7页
恒定斜率的线性斜坡电压经过电容后,可以生成小于1 nA的校准电流,而电流的稳定性很大程度上取决于斜坡电压发生器的性能。文中提出一种基于可编程非线性补偿的斜坡电压发生器,采用可控电流源对电容进行充电,获取非线性补偿信号,并结合... 恒定斜率的线性斜坡电压经过电容后,可以生成小于1 nA的校准电流,而电流的稳定性很大程度上取决于斜坡电压发生器的性能。文中提出一种基于可编程非线性补偿的斜坡电压发生器,采用可控电流源对电容进行充电,获取非线性补偿信号,并结合多个模拟开关实现两个相同通道的交替补偿,从而生成更加平滑的斜坡电压。与过去基于两个数模转换器的斜坡电压发生器相比,所提发生器大大缩短了补偿时间,扩展了斜率的可调范围;同时,通过电容充电生成的线性斜坡克服了数模转换器补偿信号非线性的问题。实验结果表明,所提的基于电容充电非线性补偿方法的斜坡电压发生器在斜率控制和斜坡平滑性方面的表现均优于数模转换器的补偿方法,并且经过电容充电非线性补偿后的斜坡电压平滑性相对提升了80.4%。 展开更多
关键词 斜坡电压发生器 非线性补偿 模拟开关 可控电流源 数模转换器 电容充放电
在线阅读 下载PDF
多设备联动的逻辑驱动框架及实例
16
作者 彭志航 张国栋 吴子豪 《计算机应用》 北大核心 2025年第S1期206-209,共4页
在工控嵌入式应用中,采用程序控制模式进行数据采集(DAQ)时,存在CPU资源占用高和不能完成高频率DAQ的问题,提出一种通用逻辑驱动框架并通过实例验证。首先,从技术原理上分析现有程序控制DAQ的实现模型;其次,在操作系统层面实现逻辑驱动... 在工控嵌入式应用中,采用程序控制模式进行数据采集(DAQ)时,存在CPU资源占用高和不能完成高频率DAQ的问题,提出一种通用逻辑驱动框架并通过实例验证。首先,从技术原理上分析现有程序控制DAQ的实现模型;其次,在操作系统层面实现逻辑驱动框架和相应驱动;再次,使用脉冲宽度调制(PWM)、定时计数器(TC)、模数转换器(ADC)和直接内存访问(DMA)实现DAQ逻辑驱动实例和编程模型;最后,通过实验,分别进行了程序控制模式和DAQ逻辑设备模式的DAQ。实验结果表明,程序控制模式不能满足高频率DAQ的功能要求,而DAQ逻辑设备可以满足要求。在程序控制采集模式下,以1 s为间隔应用程序的CPU占用率平均值为43.53%;在DAQ硬件自动采集模式下,以1 s为间隔应用程序的CPU占用率平均值为1.41%。可见DAQ硬件自动采集模式的CPU占用率远低于程序控制模式。 展开更多
关键词 嵌入式操作系统 驱动 微控制器 模数转换器 逻辑设备 数据采集
在线阅读 下载PDF
应用于NV系综量子实验调控的数字锁相放大器设计与实现
17
作者 邓宇轩 徐南阳 +1 位作者 陈宝 周明媞 《合肥工业大学学报(自然科学版)》 北大核心 2025年第1期44-49,共6页
文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmab... 文章设计一种应用于金刚石氮空位(nitrogen-vacancy,NV)系综量子实验的数字锁相放大器。为实现高速模拟与数字信号的采样、输出以及软硬件协同与同步处理能力,设计采用ZYNQ-7010芯片作为核心器件,基于现场可编程门阵列(field programmable gate array,FPGA)与精简指令集计算机(reduced instruction set computer,RISC)微处理器(advanced RISC machines,ARM)内核的基本架构,同时搭载双路高采样率的模数转换器(analog to digital converter,ADC)和数模转换器(digital to analog converter,DAC)。整套系统可以同时进行多路锁相放大处理,输入模拟噪声低至1 nV/Hz 1/2,采样率高达125 MS/s,数据传输带宽可达800 Mib/s,具有集成化程度高、易操控、锁相准确性较高等特点。该设计成功应用在NV系综实验平台上,光探测磁共振(optically detected magnetic resonance,ODMR)实验及后续计算结果表明,使用文中锁相放大器的磁强计灵敏度可以达到1.23 nT/Hz 1/2。 展开更多
关键词 现场可编辑门阵列(FPGA) 精简指令集计算机微处理器(ARM) 模数转换器(ADC) 锁相放大器 光探测磁共振(ODMR)
在线阅读 下载PDF
基于压缩感知的多路数字音频信号低功耗采集研究
18
作者 哈筝 《现代电子技术》 北大核心 2025年第14期38-42,共5页
在多路数字音频信号采集时,每个通道都需要独立的模数转换器和信号处理电路,硬件的功耗也随之增加。针对该问题,提出一种基于压缩感知的多路数字音频信号低功耗采集方法。该方法主要设计一个多路数字音频信号采集装置,此装置接收差分电... 在多路数字音频信号采集时,每个通道都需要独立的模数转换器和信号处理电路,硬件的功耗也随之增加。针对该问题,提出一种基于压缩感知的多路数字音频信号低功耗采集方法。该方法主要设计一个多路数字音频信号采集装置,此装置接收差分电压信号,经过多路音频信号调理单元的运算放大器进行放大后,传输至使用低功耗逐次逼近寄存器型模数转换器(SAR ADC)的多路数字信号采集单元,转换为数字音频信号。同时,设计多路数字音频信号并行压缩感知模型,对多路数字音频信号进行压缩,再传输至中央控制单元,信号经以太网芯片封装后上传至上位机。上位机利用多路数字音频信号并行压缩感知模型中逆压缩感知算法,将接收到的压缩信号恢复为高质量的原始音频信号,从而实现基于低采样率的低功耗信号采集。结果表明,所提方法在采集多路音乐数字音频信号时,功耗能够保持在较低水平,均值仅为0.42 mW,与其他方法相比功耗更低。 展开更多
关键词 多路数字音频信号 低功耗采集 压缩感知理论 模数转换器 采样保持电路 信号压缩 信号恢复
在线阅读 下载PDF
一种基于两步式SAR ADC架构的智能温度传感器
19
作者 曹亦栋 陈雷 +3 位作者 初飞 李建成 张健 李全利 《半导体技术》 北大核心 2025年第6期603-611,共9页
针对高速接口芯片的局部结温监测问题,设计了一种基于两步式逐次逼近型模数转换器(SAR ADC)的片上智能温度传感器,该传感器可配合上位机实现对全芯片温度的实时监测,并输出数字温度码。电路对横向pnp管的基极-发射极电压进行采样,设计... 针对高速接口芯片的局部结温监测问题,设计了一种基于两步式逐次逼近型模数转换器(SAR ADC)的片上智能温度传感器,该传感器可配合上位机实现对全芯片温度的实时监测,并输出数字温度码。电路对横向pnp管的基极-发射极电压进行采样,设计了温度监测模块进行量化比较。电路采用了两步式SAR ADC进行10 bit数字温度码的转换输出,两步式SAR ADC通过调节电阻阵列实现粗量化,调节比较器输入管阵列进行细量化。电路基于28 nm CMOS工艺设计,模块面积为0.049 mm^(2)。仿真结果表明,27℃、1.8 V电源电压下温度传感器的最大动态功耗为379μW,在10 MHz参考时钟下的输出响应时间为37.1μs。测试结果表明,芯片温度为62.8~124.5℃时温度传感器温度测量的误差为±1.5℃。 展开更多
关键词 高速接口芯片 温度传感器 横向pnp管 温度监测模块 两步式逐次逼近型模数转换器(SAR ADC)
在线阅读 下载PDF
Intel80C196扩展DAC0832的一种方法
20
作者 郭基凤 《郑州轻工业学院学报》 1999年第3期49-51,共3页
80 C196 C P U 的读写速度一般快于其外围 I/ O接口芯片的读写速度,当80 C196 C P U在扩展慢速 I/ O 芯片时,需对 80 C196 的读写信号进行扩宽.在 80 C196 扩展 D A C0832 时,仅需... 80 C196 C P U 的读写速度一般快于其外围 I/ O接口芯片的读写速度,当80 C196 C P U在扩展慢速 I/ O 芯片时,需对 80 C196 的读写信号进行扩宽.在 80 C196 扩展 D A C0832 时,仅需对80 C196 的写信号进行扩宽,具体方法可通过 R E A D Y信号和芯片配置寄存器 C C R的设置来实现.该方法同样适合80 C196 展开更多
关键词 微处理机 扩展 单片机 80C196 dac0832
在线阅读 下载PDF
上一页 1 2 23 下一页 到第
使用帮助 返回顶部