期刊文献+
共找到18篇文章
< 1 >
每页显示 20 50 100
低功耗便携式数字音频广播收音机中AAC LC解码器的设计优化 被引量:5
1
作者 陆明莹 张丽丽 +2 位作者 王国裕 张红升 李良威 《电子与信息学报》 EI CSCD 北大核心 2011年第5期1229-1233,共5页
针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容。该文设计优化... 针对目前数字音频广播(DAB)收音机中DSP软件AAC+解码器功耗大的问题,该文提出了低功耗AAC LC解码器的ASIC设计,以极低的硬件代价完成了最基本的DAB+节目解码,加入DAB解码芯片后巧妙地实现了DAB+和DAB两种不同标准的兼容。该文设计优化了反量化与IMDCT算法,使用了分时工作法,从而实现了低功耗。该设计的系统时钟为16.384 MHz,采用0.18μm CMOS工艺,功耗约为6.5 mW,并与DAB信道解码结合,通过了FPGA开发板上的实时验证,且完成了芯片的版图设计,芯片面积为14 mm2。 展开更多
关键词 AACLC解码器 数字音频广播(DAB)收音机 ASIC设计 FPGA验证 芯片版图
在线阅读 下载PDF
硅基液晶显示器研究进展 被引量:1
2
作者 代永平 耿卫东 +2 位作者 孟志国 孙钟林 王隆望 《液晶与显示》 CAS CSCD 2002年第5期363-371,共9页
硅基液晶 (LiquidCrystalonSilicon)显示器是一种反射式液晶显示器 ,其周边驱动器和有源像素矩阵使用CMOS技术制作在单晶硅上 ,并以该晶片为基底封装液晶盒 ,因而拥有小尺寸和高显示分辨率的双重特性。详细讨论了LCoS显示器的结构和用... 硅基液晶 (LiquidCrystalonSilicon)显示器是一种反射式液晶显示器 ,其周边驱动器和有源像素矩阵使用CMOS技术制作在单晶硅上 ,并以该晶片为基底封装液晶盒 ,因而拥有小尺寸和高显示分辨率的双重特性。详细讨论了LCoS显示器的结构和用途 ,展示了LCoS显示芯片的实际设计结果及其设计方法。 展开更多
关键词 硅基液晶显示器 LCOS 片上系统 反射式 版图 结构特点 显示屏
在线阅读 下载PDF
芯片物理设计中一种新的结构式布局方法 被引量:1
3
作者 吴朝晖 周晓阳 +1 位作者 何素东 李斌 《华南理工大学学报(自然科学版)》 EI CAS CSCD 北大核心 2018年第8期33-37,45,共6页
在一些高性能芯片物理设计中,交叉结构所产生的路径会使相关的器件集聚在一起,从而导致布线拥塞和时序问题,使布局布线工具难以获得满意的结果.为此,文中提出了一种新型的结构式布局方法,即根据交叉结构的特点进行缓冲器树状结构的插入... 在一些高性能芯片物理设计中,交叉结构所产生的路径会使相关的器件集聚在一起,从而导致布线拥塞和时序问题,使布局布线工具难以获得满意的结果.为此,文中提出了一种新型的结构式布局方法,即根据交叉结构的特点进行缓冲器树状结构的插入;并通过一个采用格罗方德14nm工艺、主时钟频率达1. 5GHz、130多万门级的子模块进行验证.结果显示:交叉结构模块的时序违例负总量(TNS)从-29. 0 ns降低到-1. 7 ns,最差时序违例量(WNS)从-53 ps减少到-38 ps,总设计规则检查错误数目从7094减少到352;交叉结构模块的总绕线长度从772076μm下降到442 066μm;其他模块的WNS和TNS分别提升了18. 37%和76. 50%. 展开更多
关键词 芯片版图 交叉结构 结构式布局 物理设计
在线阅读 下载PDF
汽车电压调节器集成电路芯片版图设计 被引量:1
4
作者 杨发顺 林洁馨 +2 位作者 马奎 丁召 傅兴华 《半导体技术》 CAS CSCD 北大核心 2009年第9期930-934,共5页
介绍了基于4μm双极型对通隔离工艺的汽车电压调节器功率集成电路芯片的版图设计。版图设计的主要出发点是高精度、大调整电流和高可靠性三方面。版图中各模块采用了热对称设计和等温线设计,关键元件的匹配采用了中心对称设计,大功率调... 介绍了基于4μm双极型对通隔离工艺的汽车电压调节器功率集成电路芯片的版图设计。版图设计的主要出发点是高精度、大调整电流和高可靠性三方面。版图中各模块采用了热对称设计和等温线设计,关键元件的匹配采用了中心对称设计,大功率调整管采用了宽发射极窄接触条和圣诞树型结构相结合的方案。芯片测试结果表明,电压调节器的调节精度为14.2±0.15V,最大调节电流为5A,较好地实现了预定电路功能。芯片成品率达80%。 展开更多
关键词 汽车电压调节器芯片 功率集成电路 版图设计 可靠性
在线阅读 下载PDF
面向指令Cache周期预取的代码排布方法
5
作者 扈啸 陈书明 《计算机研究与发展》 EI CSCD 北大核心 2009年第5期747-755,共9页
在含Cache的处理器中,代码排布和指令预取是减少取指延迟的常用技术.代码排布侧重研究代码执行的空间相对位置,指令预取则关注于代码执行的时间相对关系.片上Trace技术非入侵地获得程序的执行路径及时间信息,将代码执行的时空关系联系起... 在含Cache的处理器中,代码排布和指令预取是减少取指延迟的常用技术.代码排布侧重研究代码执行的空间相对位置,指令预取则关注于代码执行的时间相对关系.片上Trace技术非入侵地获得程序的执行路径及时间信息,将代码执行的时空关系联系起来,因此为排布技术和预取技术的结合使用提供了基础.基于YHFT-DSP平台,利用程序运行的周期行为特性设置预取,利用VLIW结构处理器的空闲单元执行预取指令,提出以增加预取容限为目标的函数级代码排布方法.实验结果表明,该方法能有效预取并减少指令Cache失效. 展开更多
关键词 代码排布 片上追踪 周期性 指令预取 程序优化
在线阅读 下载PDF
一种低寄生电感IGBT半桥模块 被引量:7
6
作者 谷彤 程士东 +2 位作者 郭清 周伟成 盛况 《机电工程》 CAS 2014年第4期527-531,共5页
针对绝缘栅双极型晶体管(IGBT)半桥模块的寄生电感在实际应用中会引起芯片过电压及较大的关断损耗、电磁干扰等问题,设计了一种采用新型芯片布局方式的模块结构。设计中考虑了半桥模块在电力电子电路中的工作方式与模块内部各元件的工... 针对绝缘栅双极型晶体管(IGBT)半桥模块的寄生电感在实际应用中会引起芯片过电压及较大的关断损耗、电磁干扰等问题,设计了一种采用新型芯片布局方式的模块结构。设计中考虑了半桥模块在电力电子电路中的工作方式与模块内部各元件的工作状态,分析了通路寄生电感的作用机理,将工作在同一换流回路中的各元件放置在一起,减小了模块内部换流通路的长度,从而减小了其带来的寄生电感值。为保证功率模块封装的兼容性,制作了具有相同封装尺寸的传统商用型IGBT半桥模块与采用了新型芯片布局方式的IGBT半桥模块,搭建了电感测试电路对制作完成的两种模块进行公平地测试比较。实验结果表明,在模块和外部电路接口不变的情况下,新型模块的寄生电感比传统型减少了35%。 展开更多
关键词 绝缘栅双极型晶体管 半桥模块 寄生电感 芯片布局 insulated GATE BIPOLAR transistor(IGBT)
在线阅读 下载PDF
用于FPGA的多层次集成设计系统的设计与实现 被引量:6
7
作者 张峰 李艳 +13 位作者 韩小炜 李明 张倩莉 陈亮 吴利华 张国全 刘贵宅 郭旭峰 杨波 赵岩 王剑 李建忠 于芳 刘忠立 《深圳大学学报(理工版)》 EI CAS 北大核心 2012年第5期377-385,共9页
针对当前现场可编程门阵列(field programmable gate array,FPGA)领域,电子设计自动化(electronic design automation,EDA)工具集成度不够高、不具备用户自主设计FPGA芯片的功能等问题,设计并实现一套完整的FPGA多层次集成设计系统(vers... 针对当前现场可编程门阵列(field programmable gate array,FPGA)领域,电子设计自动化(electronic design automation,EDA)工具集成度不够高、不具备用户自主设计FPGA芯片的功能等问题,设计并实现一套完整的FPGA多层次集成设计系统(versatile design system,VDS).该系统包括高度集成的设计开发环境和FPGA芯片级到系统级的设计与验证工具,为设计、应用和验证自主研发的FPGA芯片提供了一个有效平台.VDS的显著特点在于提供了全自动芯片生成功能,使用户能根据自身需要灵活控制芯片的规模和功能,快速开发一系列的适应不同应用的FPGA.借助VDS成功设计出两款FPGA芯片,通过对FPGA进行电路设计以及对芯片和应用进行仿真与验证,证明了VDS的有效可行. 展开更多
关键词 微电子学 现场可编程门阵列 电子设计自动化 集成设计系统 用户图形界面 架构设计 版图设计 系统级设计 芯片仿真 芯片板级测试
在线阅读 下载PDF
基于TSV的3D IC层次化物理实现技术 被引量:2
8
作者 迟元晓 王志君 +2 位作者 梁利平 刘丰满 邱昕 《湖南大学学报(自然科学版)》 EI CAS CSCD 北大核心 2023年第8期134-140,共7页
随着集成电路特征尺寸逼近物理极限,硅通孔(TSV)实现层间互连的三维集成电路(3D IC)成为延续摩尔定律的一种趋势.但现有集成电路设计工具、工艺库、设计方法尚不成熟,难以实现三维集成中超大尺寸基板芯片的时序收敛问题.为此,本文提出... 随着集成电路特征尺寸逼近物理极限,硅通孔(TSV)实现层间互连的三维集成电路(3D IC)成为延续摩尔定律的一种趋势.但现有集成电路设计工具、工艺库、设计方法尚不成熟,难以实现三维集成中超大尺寸基板芯片的时序收敛问题.为此,本文提出了一种利用现有传统的EDA工具完成基于TSV的3D IC物理设计的流程.首先,用热应力模型将三维硅通孔投影成二维阻挡层,从而将三维集成电路设计转化成若干含阻挡层的二维集成电路分别实现;其次,针对超大尺寸基板芯片的时序收敛困难问题,提出了一种标准单元布局方法,通过在版图中划定若干固定放置区用于限定关键时序单元的摆放,并迭代确定这些关键单元在固定放置区中的位置,实现大尺寸芯片的时序收敛.基于所提出的三维集成电路设计流程完成了一款三维集成的网络路由芯片基板芯片的设计,结果表明,相比传统的设计流程,提出的3D IC物理设计流程可使超大尺寸基板芯片从时序无法收敛优化到可收敛并满足时序要求,验证了所提出的3D IC物理设计流程的可行性. 展开更多
关键词 硅通孔 三维集成电路 大尺寸芯片 版图设计
在线阅读 下载PDF
双面散热SiC功率模块温度均匀性和开关特性评估 被引量:1
9
作者 廖淑华 周锦源 +1 位作者 李敏 雷光寅 《电源学报》 CSCD 北大核心 2024年第3期100-110,共11页
碳化硅MOSFET因其材料特性被广泛应用于新能源汽车的高压、高频和高功率密度场合。在考虑双面水冷散热过程,往往忽略芯片布局间距对于散热以及芯片温度均匀性的影响,未考虑芯片温度均匀性对于多芯片并联电流均匀性的影响。针对上述问题... 碳化硅MOSFET因其材料特性被广泛应用于新能源汽车的高压、高频和高功率密度场合。在考虑双面水冷散热过程,往往忽略芯片布局间距对于散热以及芯片温度均匀性的影响,未考虑芯片温度均匀性对于多芯片并联电流均匀性的影响。针对上述问题,设计一种双面水冷的封装结构,分析不同芯片布局间距对芯片温度均匀性的影响,分析不同结温及不同芯片布局对寄生参数及开关特性的影响,并针对不同芯片布局间距和不同液冷工况,采用大量仿真及响应面对比分析,验证了所提方法的有效性,为SiC功率模块封装对芯片温度均匀性及开关特性的影响提供技术方法指导和定量分析。 展开更多
关键词 SiC双面水冷模块 芯片布局 温度均匀性 开关特性
在线阅读 下载PDF
集成电路中的电磁兼容(EMC)设计 被引量:1
10
作者 吕江平 《微波学报》 CSCD 北大核心 2012年第S3期233-237,共5页
介绍了集成电路的EMC问题和EMC设计方法,重点论述了在集成电路研制过程中,在电路、版图、封装设计各个阶段EMC设计的要点。
关键词 集成电路 电磁兼容 芯片 设计方法
在线阅读 下载PDF
基于熵权-TOPSIS-德尔菲法的核心技术识别研究--以芯片产业技术为例 被引量:24
11
作者 田雪姣 鲍新中 +1 位作者 杨大飞 杨武 《情报杂志》 CSSCI 北大核心 2022年第8期69-74,86,共7页
[研究目的]我国在芯片产业领域仍存在核心技术受制于人的现象,但国内关于芯片领域核心技术识别的文献较少。识别该领域的核心技术并分析其发展现状有助于我国芯片技术实现自立自强。[研究方法]构建涵盖“技术-市场-法律”三维度的核心... [研究目的]我国在芯片产业领域仍存在核心技术受制于人的现象,但国内关于芯片领域核心技术识别的文献较少。识别该领域的核心技术并分析其发展现状有助于我国芯片技术实现自立自强。[研究方法]构建涵盖“技术-市场-法律”三维度的核心专利评价指标体系,应用基于熵权-TOPSIS-德尔菲法的核心技术识别模型对大为(Innojoy)专利数据库检索到的1985年以来芯片制造领域专利数据进行核心技术识别。[研究结论]最终识别到32件芯片制造领域的核心技术,其中31件为美国持有,技术领域主要集中在生物医药、半导体元器件、数据存储和通信传输技术几个领域。从专利申请时间看,核心技术布局已逐渐由通信及数据存储领域演变到了生物医药领域,当前美国在生物医药领域的芯片专利布局非常前瞻。 展开更多
关键词 专利信息 芯片产业 核心技术 专利布局 技术识别 熵权-TOPSIS 德尔菲法
在线阅读 下载PDF
倒装焊封装对MEMS器件性能影响的有限元分析研究
12
作者 魏松胜 唐洁影 宋竞 《中国机械工程》 EI CAS CSCD 北大核心 2010年第4期446-451,共6页
对2×2、4×4、6×6、8×8面阵列凸点分布形式的倒装芯片分别进行了建模和模拟,分析了面阵列倒装芯片在常规温度载荷下芯片表面应力分布和变形的一般规律,并分析比较了凸点分布形式、基板类型对面阵列倒装芯片表面应力... 对2×2、4×4、6×6、8×8面阵列凸点分布形式的倒装芯片分别进行了建模和模拟,分析了面阵列倒装芯片在常规温度载荷下芯片表面应力分布和变形的一般规律,并分析比较了凸点分布形式、基板类型对面阵列倒装芯片表面应力分布的影响,在此基础上估算了应力和变形对典型MEMS器件的影响。对于常规4×4面阵列情况,倒装焊后的悬臂梁吸合电压的最大相对变化率为5%,而固支梁一阶固有谐振频率最大相对变化率为110%。 展开更多
关键词 倒装芯片 凸点分布 有限元方法 吸合电压 谐振频率
在线阅读 下载PDF
双弹簧回转式椰肉椰壳分离机的设计及仿真分析 被引量:4
13
作者 蔡宽麒 胡祝华 +2 位作者 刘博艺 陈振斌 赵瑶池 《食品与机械》 CSCD 北大核心 2017年第4期94-100,共7页
依据椰肉与椰壳的厚度和韧性不同的特点,设计了基于单片机控制的新型双弹簧回转式椰肉椰壳分离机器。性能仿真结果表明,该机器工作时的有效面积比达到98.68%,平均每个椰子工作时的误差面积不超过4%;每个椰子的平均处理用时约为12s,每小... 依据椰肉与椰壳的厚度和韧性不同的特点,设计了基于单片机控制的新型双弹簧回转式椰肉椰壳分离机器。性能仿真结果表明,该机器工作时的有效面积比达到98.68%,平均每个椰子工作时的误差面积不超过4%;每个椰子的平均处理用时约为12s,每小时能够处理椰子286个。 展开更多
关键词 椰肉分离 双弹簧回转 刀具设计 主轴传动装置 云模型
在线阅读 下载PDF
用于成品率分析芯片的LVS方法
14
作者 申飞 史峥 +1 位作者 潘伟伟 严晓浪 《计算机工程》 CAS CSCD 北大核心 2011年第22期225-227,共3页
研究成品率分析芯片的特点和设计流程,提出适用的LVS方法。该方法结合传统的LVS及形式验证,能够解决成品率分析芯片中违反设计规则、版图和电路图不匹配等特殊结构的验证问题。将该方法与传统验证流程相融合,用于成品率分析芯片的设计... 研究成品率分析芯片的特点和设计流程,提出适用的LVS方法。该方法结合传统的LVS及形式验证,能够解决成品率分析芯片中违反设计规则、版图和电路图不匹配等特殊结构的验证问题。将该方法与传统验证流程相融合,用于成品率分析芯片的设计和验证。实验结果证明,成品率分析芯片验证流程具有正确性和稳定性。 展开更多
关键词 成品率分析芯片 形式验证 LVS技术 有序二叉判定图
在线阅读 下载PDF
压接式IEGT芯片布局对其温升的影响
15
作者 肖磊石 代思洋 +1 位作者 赵耀 王志强 《电源学报》 CSCD 北大核心 2020年第1期68-73,共6页
压接式电子注入增强型门极晶体管PP-IEGT(press pack-injection enhanced gate transistor)封装内采用多芯片并联结构,芯片间的布局对器件温升与稳定性有着重要影响。在现有的对齐阵列布局下,芯片间严重的热耦合效应会导致器件结温较高... 压接式电子注入增强型门极晶体管PP-IEGT(press pack-injection enhanced gate transistor)封装内采用多芯片并联结构,芯片间的布局对器件温升与稳定性有着重要影响。在现有的对齐阵列布局下,芯片间严重的热耦合效应会导致器件结温较高,因此提出一种交错阵列的圆形布局。基于有限元热稳态仿真分析,对比了2种布局下的芯片温度分布,以及封装内各层组件的温度差异;同时,考虑不同功率损耗和外部散热条件的影响,对2种布局下各层组件温度变化进行了讨论。结果表明,提出的交错阵列布局可有效改善热耦合效应,芯片上的热量得到更好地耗散。此外,各芯片和器件整体的温度分布均匀性得到了提高,为更大电流参数PP-IEGT的芯片布局设计和稳定工作提供了参考。 展开更多
关键词 PP-IEGT 热特性 芯片布局 有限元
在线阅读 下载PDF
高增益高驱动能力的基准电压缓冲芯片的设计
16
作者 王敏聪 刘成 《现代电子技术》 北大核心 2024年第16期33-38,共6页
为了解决当前CMOS基准电压缓冲器在驱动大电容负载电路时所面临的可靠性问题和性能瓶颈,提出一种高增益高驱动能力的基准电压缓冲芯片。该芯片采用CMOS缓冲放大器,结构包括折叠式共源共栅输入级、轨至轨Class AB输出级和推挽输出缓冲级... 为了解决当前CMOS基准电压缓冲器在驱动大电容负载电路时所面临的可靠性问题和性能瓶颈,提出一种高增益高驱动能力的基准电压缓冲芯片。该芯片采用CMOS缓冲放大器,结构包括折叠式共源共栅输入级、轨至轨Class AB输出级和推挽输出缓冲级。设计中加入了修调电路、Clamp电路及ESD防护电路。芯片面积为2390μm×1660μm。在SMIC 0.18μm CMOS工艺下进行了前仿真、版图绘制及Calibre后仿真。前仿结果显示:当负载电容为10μF时,电路实现了126 dB的高开环增益和97°的相位裕度,同时PSRR超过131 dB,噪声为448 nV/Hz@100 Hz及1 nV/Hz@100 Hz。后仿结果与前仿结果基本一致。总体结果表明,该电路具有高增益、高电源抑制比及低噪声等特点,同时拥有很高的输出驱动能力。因此,所提出的基准电压缓冲芯片可以用于驱动如像素阵列等具有大电容负载的电路。 展开更多
关键词 基准电压缓冲芯片 CMOS电压缓冲运算放大器 ESD防护电路 芯片版图 高增益 高驱动能力
在线阅读 下载PDF
基于SiC MOSFET的多芯片并联功率模块不均流研究 被引量:5
17
作者 马建林 王莉 阮立刚 《电源学报》 CSCD 北大核心 2019年第4期193-200,共8页
针对多芯片功率模块MCPMs(multi-chip power modules)从功率模块布局设计角度对碳化硅SiC(sili-con carbide)MOSFET的并联不均流进行了研究。理论分析了造成SiC MOSFET并联不均流的原因,在忽略器件自身差异的情况下,重点分析了非对称布... 针对多芯片功率模块MCPMs(multi-chip power modules)从功率模块布局设计角度对碳化硅SiC(sili-con carbide)MOSFET的并联不均流进行了研究。理论分析了造成SiC MOSFET并联不均流的原因,在忽略器件自身差异的情况下,重点分析了非对称布局对功率管并联不均流的影响。在此基础之上,以集成化大功率固态功率控制器SSPC(solid-state power controller)为背景,提出了3种适用于大功率SSPC集成功率模块的非对称布局,分别对3种布局的不均流电流进行了理论分析,并利用Ansoft Q3D提取寄生参数在Saber中对模块的动态开关过程进行仿真。仿真结果表明,通过合理的布局可以减小非对称布局引起的寄生电感不对称对SiCMOSFET并联不均流造成的影响。 展开更多
关键词 多芯片功率模块 并联不均流 功率模块布局 固态功率控制器
在线阅读 下载PDF
多芯CSP-LED芯片间距对热拥堵的影响 被引量:5
18
作者 刘倩 熊传兵 +2 位作者 汤英文 李晓珍 王世龙 《发光学报》 EI CAS CSCD 北大核心 2020年第3期308-315,共8页
在铝基板上贴片了不同间距的四颗芯片级封装发光二级管(CSP-LED)模组,测试了不同贴片间距CSP-LED模组的EL光谱、流明效率、光通量、相关色温等光电参数。结果显示,在小电流(20~400 mA)下,随着注入电流的增大,不同排布间距的蓝、白光样... 在铝基板上贴片了不同间距的四颗芯片级封装发光二级管(CSP-LED)模组,测试了不同贴片间距CSP-LED模组的EL光谱、流明效率、光通量、相关色温等光电参数。结果显示,在小电流(20~400 mA)下,随着注入电流的增大,不同排布间距的蓝、白光样品的光电性能基本呈现相同的变化规律,即光通量、光功率呈线性增长,光效基本保持稳定;在大电流(1~1.5 A)下,随着芯片间排布间距减小,EL光谱积分强度降低,色温升高,红色比下降,排布间距为0.2 mm的光通量衰减了84.58%,相比之下排布间距为3 mm和5 mm的光通量衰减明显减缓,分别为8.96%和3.58%,这些现象与禁带宽度、热应力、非辐射复合等因素有关。结果表明,CSP白光LED光通量衰减主要是荧光粉退化导致的,考虑到实际生产成本问题,排布间距为3 mm时,有利于热量散出,进而提高LED光电性能特性及其自身的使用寿命。 展开更多
关键词 芯片级封装 发光二极管 热拥堵 排布间距
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部