期刊文献+
共找到116篇文章
< 1 2 6 >
每页显示 20 50 100
基于Radix-4 Booth编码的并行乘法器设计 被引量:1
1
作者 范文兵 周健章 《郑州大学学报(工学版)》 CAS 北大核心 2025年第1期26-33,共8页
速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化... 速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化基数为4的改进Booth编码器和解码器,此结构采用较少的逻辑门资源,并且易对输入比特进行并行化处理。在Wallace压缩电路中,对符号扩展位进行预处理并设计新的压缩器结构,优化整个Wallace压缩模块。在第二级压缩过程中提前对高位使用纹波进位加法器结构计算,减小了多bit伪和的求和位数。在求和电路中,使用两级超前进位加法器结构,在缩短关键路径传输延时的同时避免增大芯片面积,提高了乘法器的运行速度。新型定点乘法器与已有的乘法器结构相比,减少了12.0%的面积,降低了20.5%的延时。 展开更多
关键词 Radix-4 booth编码 面积 传输延时 编码器 解码器 Wallace压缩
在线阅读 下载PDF
RSA加密中基于二次Booth编码的Montgomery乘法器(英文) 被引量:3
2
作者 王田 崔小欣 +4 位作者 廖凯 廖楠 黄颖 张潇 于敦山 《北京大学学报(自然科学版)》 EI CAS CSCD 北大核心 2014年第4期642-646,共5页
研究可用于Montgomery算法的基于二次编码的不同阶的Booth大数乘法器的性能和面积。通过SMIC0.13?m工艺实现的阶64,128和256的128 bit和256 bit的Booth大数乘法器,分别在160 MHz和125 MHz的频率下实现模乘运算。实验结果表明,阶64,128和... 研究可用于Montgomery算法的基于二次编码的不同阶的Booth大数乘法器的性能和面积。通过SMIC0.13?m工艺实现的阶64,128和256的128 bit和256 bit的Booth大数乘法器,分别在160 MHz和125 MHz的频率下实现模乘运算。实验结果表明,阶64,128和256的Booth乘法器在速度上性能一致,但随着阶的增加,由于预计算和产生部分积的复杂度上升,乘法器的面积将增加。 展开更多
关键词 Montgomery乘法器 booth算法 二次booth编码 高阶booth乘法器
在线阅读 下载PDF
基于改进Radix-4 Booth算法的逻辑综合中有符号乘法器设计
3
作者 王立华 张家胜 徐丽 《山东科技大学学报(自然科学版)》 北大核心 2025年第5期101-110,共10页
逻辑综合是集成电路设计的重要环节,在逻辑综合时乘法器单元需要自行设计。为优化有符号乘法器的电路延时并减小电路面积,提高乘法器的整体性能,本研究基于改进Radix-4 Booth算法设计了一种有符号乘法器。采用资源复用Booth编码器,将3... 逻辑综合是集成电路设计的重要环节,在逻辑综合时乘法器单元需要自行设计。为优化有符号乘法器的电路延时并减小电路面积,提高乘法器的整体性能,本研究基于改进Radix-4 Booth算法设计了一种有符号乘法器。采用资源复用Booth编码器,将3位编码转换为2个控制信号,共同控制Booth选择器生成部分积,部分积的符号位则使用简单的电路统一扩展;采用进位保留加法器阵列对重组后的部分积进行压缩求和,缩短关键路径,减少电路面积。基于SMIC 28 nm工艺库,对采用改进算法设计的16×16 bit有符号乘法器进行逻辑等价性检查与逻辑综合,逻辑综合后网表的电路延时、电路面积与资源信息表明,该方法能较好地提升乘法器的电路性能。 展开更多
关键词 有符号乘法器 Radix-4 booth算法 部分积重组 逻辑综合
在线阅读 下载PDF
基于改进的Booth编码和Wallace树的乘法器优化设计 被引量:15
4
作者 石敏 王耿 易清明 《计算机应用与软件》 CSCD 2016年第5期13-16,共4页
针对当前乘法器设计难于兼顾路径延时和版图面积的问题,设计一种新型的32位有符号数乘法器结构。其特点是:采用改进的Booth编码,生成排列规则的部分积阵列,所产生的电路相比于传统的方法减小了延时与面积;采用由改进的4-2压缩器和3-2压... 针对当前乘法器设计难于兼顾路径延时和版图面积的问题,设计一种新型的32位有符号数乘法器结构。其特点是:采用改进的Booth编码,生成排列规则的部分积阵列,所产生的电路相比于传统的方法减小了延时与面积;采用由改进的4-2压缩器和3-2压缩器相结合的新型Wallace树压缩结构,将17个部分积压缩为2个部分积只需经过10级异或门延时,有效地提高了乘法运算的速度。设计使用FPGA开发板进行测试,并采用基于SMIC 0.18μm的标准单元工艺进行综合,综合结果显示芯片面积为0.1127 mm^2,关键路径延时为3.4 ns。实验结果表明,改进后的乘法器既减少了关键路径延时,又缩小了版图面积。 展开更多
关键词 乘法器 booth编码 部分积阵列 WALLACE树
在线阅读 下载PDF
Radix-16 Booth流水线乘法器的设计 被引量:7
5
作者 梁峰 邵志标 梁晋 《西安交通大学学报》 EI CAS CSCD 北大核心 2006年第10期1111-1114,1133,共5页
设计了一种新颖的32×32位高速流水线乘法器结构.该结构所采用的新型Radix-16 Booth算法吸取了冗余Booth编码与改进Booth编码的优点,能简单、快速地产生复杂倍数.设计完成的乘法器只产生9个部分积,有效降低了部分积压缩阵列的规模... 设计了一种新颖的32×32位高速流水线乘法器结构.该结构所采用的新型Radix-16 Booth算法吸取了冗余Booth编码与改进Booth编码的优点,能简单、快速地产生复杂倍数.设计完成的乘法器只产生9个部分积,有效降低了部分积压缩阵列的规模与延时.通过对5级流水线关键路径中压缩阵列和64位超前进位(CLA)加法器的优化设计,减少了乘法器的延时和面积.经现场可编程逻辑器件仿真验证表明,与采用Radix-8 Booth算法的乘法器相比,该乘法器速度提高了11%,硬件资源减少了3%. 展开更多
关键词 乘法器 booth算法 流水线 压缩阵列
在线阅读 下载PDF
基于Radix-4 Booth编码的乘法器优化设计 被引量:5
6
作者 陈海民 李峥 谢铁顿 《计算机工程》 CAS CSCD 2012年第1期233-235,共3页
传统Radix-4 Booth编码在负值部分积生成过程中会产生大量求补操作,影响乘法器的工作效率。为此,提出一种重组部分积的乘法器优化设计。通过增加一个"或"门运算以及重组硬连线,避免求补过程中的加法运算,并且未产生多余的部... 传统Radix-4 Booth编码在负值部分积生成过程中会产生大量求补操作,影响乘法器的工作效率。为此,提出一种重组部分积的乘法器优化设计。通过增加一个"或"门运算以及重组硬连线,避免求补过程中的加法运算,并且未产生多余的部分积。在32位乘法器上的验证结果表明,该设计能有效减小关键路径延迟和芯片面积消耗。 展开更多
关键词 Radix-4booth编码 乘法器 部分积 关键路径延迟 芯片面积消耗
在线阅读 下载PDF
基4BOOTH编码的高速32×32乘法器的设计与实现 被引量:5
7
作者 周婉婷 李磊 《电子科技大学学报》 EI CAS CSCD 北大核心 2008年第S1期106-108,132,共4页
介绍并实现了一种高速32×32有符号/无符号二进制乘法器。该乘法器采用改进基4BOOTH算法编码方式,所产生的电路与传统相比减小了延时与面积,并采用符号补偿技术对每个部分积进行符号位补偿,进一步简化电路。该乘法器在关键路径上采... 介绍并实现了一种高速32×32有符号/无符号二进制乘法器。该乘法器采用改进基4BOOTH算法编码方式,所产生的电路与传统相比减小了延时与面积,并采用符号补偿技术对每个部分积进行符号位补偿,进一步简化电路。该乘法器在关键路径上采用改进混合Wallace树压缩器阵列进行优化,其压缩器阵列对称有利于布局布线。该乘法器插入流水后能运行到250MHz,可用作专用数据通道的乘法单元。 展开更多
关键词 booth编码 压缩器 乖法器 WALLACE树
在线阅读 下载PDF
基于改进的BOOTH编码的高速32×32位并行乘法器设计 被引量:4
8
作者 刘强 王荣生 《计算机工程》 EI CAS CSCD 北大核心 2005年第6期200-202,共3页
采用了一种改进的基—4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器。乘法器电路利用CPL逻辑来实现。通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算。乘法器的设计由0.45um... 采用了一种改进的基—4 BOOTH编码方案,设计了一种高速32×32-b定/浮点并行乘法器。乘法器电路利用CPL逻辑来实现。通过对关键延时路径中的(4:2)压缩器和64位加法器的优化设计,可以在20ns内完成一次乘法运算。乘法器的设计由0.45um的双层金属CMOS工艺实现,工作电压为3.3V,用于自适应数字滤波运算中。 展开更多
关键词 乘法器 booth编码 CPL
在线阅读 下载PDF
基于约束数据捆绑两相握手协议的8位异步Booth乘法器设计 被引量:3
9
作者 何安平 刘晓庆 陈虹 《电子学报》 EI CAS CSCD 北大核心 2018年第4期961-968,共8页
以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本... 以乘法器为代表的算术运算单元是现代数字系统的核心之一,其计算速度在很大程度上影响整个芯片的运算效率.本论文提出了一种改进的Booth乘法算法,其核心思想是先移位、再压缩,最后求和,减少了各模块间的耦合性,有利于控制电路的简化.本论文依据纯异步电路系统的设计方法,采用"约束数据捆绑"两相握手通讯协议的Click微流水线,根据控制和数据处理分离的策略,实现了这种改进算法的8位乘法器,并在FPGA上进行了验证.在45nm工艺制程的FPGA条件下,与相同体系结构的同步乘法器相比,这种异步乘法器在面积和功耗大体相同的情况下,运算速度大体提升超过12倍. 展开更多
关键词 booth算法 异步设计 两相约束数据捆绑握手协议 Click异步控制器 微流水线
在线阅读 下载PDF
Radix-8 Booth译码Montgomery模乘的RSA算法的设计和硬件实现 被引量:1
10
作者 张鑫 王金城 +1 位作者 孙岩 金西 《小型微型计算机系统》 CSCD 北大核心 2008年第5期976-979,共4页
提出一种使用Radix-8 Booth译码的Montgomery模乘算法,进一步减少了模乘的中间乘积项个数,提高了模乘的速度.并给出基于该模乘算法的1024位RSA加密硬件的实现方案,其加密速度可达到采用普通Montgomery模乘的RSA加密方案的2倍.在设计方... 提出一种使用Radix-8 Booth译码的Montgomery模乘算法,进一步减少了模乘的中间乘积项个数,提高了模乘的速度.并给出基于该模乘算法的1024位RSA加密硬件的实现方案,其加密速度可达到采用普通Montgomery模乘的RSA加密方案的2倍.在设计方法上使用基于系统级算法的快速设计流程,在系统级设计阶段确定模乘和RSA整体算法的实现方案,并对其评估及优化,缩短了RTL阶段的设计时间,加快了设计思想到硬件实现的转化.实现方案在自行设计的FPGA开发板上通过验证,并进一步转换为ASIC设计综合. 展开更多
关键词 Radix-8 booth译码 MONTGOMERY模乘 RSA加密/解密
在线阅读 下载PDF
一种新的Booth乘法器设计方法 被引量:3
11
作者 仇冀宏 陈钟鸣 《合肥工业大学学报(自然科学版)》 CAS CSCD 北大核心 2006年第11期1477-1480,共4页
文章在分析了数字电路实现乘法运算的基本原理及部分积优化原理的基础上,提出了一种具有动态加速浮点乘法运算功能的变基Booth算法,该算法可以在不增加加法器负担的条件下收到较好的加速效果。在一个普通的2输入加法器的支持下,平均加... 文章在分析了数字电路实现乘法运算的基本原理及部分积优化原理的基础上,提出了一种具有动态加速浮点乘法运算功能的变基Booth算法,该算法可以在不增加加法器负担的条件下收到较好的加速效果。在一个普通的2输入加法器的支持下,平均加速效果至少好于8基Booth,而面积和速度都优于前者。同目前集中于乘法器中阵列结构的优化方法相比,该文为乘法器优化设计提出了一种新的研究方向。 展开更多
关键词 变基booth乘法器 部分积
在线阅读 下载PDF
采用Booth算法的16×16并行乘法器设计 被引量:11
12
作者 刘东 《现代电子技术》 2003年第9期21-22,25,共3页
介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元 ,整... 介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元 ,整个设计用 VHDL 语言实现。 展开更多
关键词 booth算法 乘法器 WALLACE树 超前进位加法器 VHDL语言
在线阅读 下载PDF
在8位微程序控制的模型计算机中Booth算法的实现 被引量:1
13
作者 王晓东 富坤 +2 位作者 耿恒山 秘海晓 孙晓丽 《河北科技大学学报》 CAS 2012年第5期443-447,共5页
描述了在8位微程序控制的模型计算机中,通过编程实现了Booth算法的运算过程。对Booth算法进行了分析,绘出了实现Booth算法的流程图,编写了汇编语言程序,在8位微程序控制的模型计算机中实现了Booth算法,达到了预期的结果。
关键词 乘法 booth算法 模型计算机 补码
在线阅读 下载PDF
基于Booth编码模乘模块RSA的VLSI设计 被引量:2
14
作者 舒妍 卢君明 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2002年第3期363-367,共5页
在Montgomery模乘算法基础上 ,采用大数乘法器常用的Booth编码技术缩减Montgomery模乘法的中间运算过程 ,将算法迭代次数减为原来的一半 .同时采用省进位加法器作为大数加法的核心 ,使模乘算法中一次迭代的延迟为两个一位全加器的延迟 ... 在Montgomery模乘算法基础上 ,采用大数乘法器常用的Booth编码技术缩减Montgomery模乘法的中间运算过程 ,将算法迭代次数减为原来的一半 .同时采用省进位加法器作为大数加法的核心 ,使模乘算法中一次迭代的延迟为两个一位全加器的延迟 ,提高了处理器的时钟频率 .在 0 2 5 μm工艺下 ,对于10 2 4位操作数 ,可在 2 0 0MHz时钟频率下工作 ,其加密速率约为 178kbit/s . 展开更多
关键词 booth编码 模乘模块 RSA VLSI设计 模幂乘法 模乘算法 因特网 安全
在线阅读 下载PDF
基于符号扩展的booth乘法器设计与实现 被引量:1
15
作者 熊书伟 宋树祥 《电子测量技术》 北大核心 2024年第20期124-131,共8页
针对RISC-V处理器中的乘法器部分延时较高以及功耗较大的问题,本文在booth2算法的基础上,提出一种改进的基于符号扩展的乘法器优化设计,减少了处理器中乘法指令的执行周期并同时支持有/无符号数的运算。改进了CSA32压缩器,并选择交替使... 针对RISC-V处理器中的乘法器部分延时较高以及功耗较大的问题,本文在booth2算法的基础上,提出一种改进的基于符号扩展的乘法器优化设计,减少了处理器中乘法指令的执行周期并同时支持有/无符号数的运算。改进了CSA32压缩器,并选择交替使用3-2压缩器和4-2压缩器的Wallace树形结构,提高了部分积的压缩效率,还缩短了关键路径的延时,提高了乘法器的运算速度。利用NC-verilog等验证工具对乘法器进行编码验证以及功能仿真,使用Design complier在SIMC 180 nm工艺下进行综合分析,结果表明本文设计的乘法器相较于PicoRV32,乘法指令执行周期缩短了88.2%,面积与功耗也优于同类乘法器。 展开更多
关键词 RISC-V处理器 乘法器 booth算法 符号扩展 Wallace树形结构
在线阅读 下载PDF
一种64位Booth乘法器的设计与优化 被引量:2
16
作者 何军 朱英 《计算机工程》 CAS CSCD 2012年第16期253-254,共2页
针对国产多核处理器的64位整数乘法器面积和功耗开销大的问题,提出一种新的Booth编码方式,对其Booth编码方式进行优化,通过多种方法验证设计优化的正确性,采用标准单元库进行逻辑综合评估。结果表明,工作频率可达1.0 GHz以上,面积减少9.... 针对国产多核处理器的64位整数乘法器面积和功耗开销大的问题,提出一种新的Booth编码方式,对其Booth编码方式进行优化,通过多种方法验证设计优化的正确性,采用标准单元库进行逻辑综合评估。结果表明,工作频率可达1.0 GHz以上,面积减少9.64%,动态功耗和漏电功耗分别减少6.34%和11.98%,能有效减少乘法器的面积和功耗,达到预期目标。 展开更多
关键词 booth编码 并行乘法器 64位乘法器 设计优化 功耗
在线阅读 下载PDF
基于补码等价定义的Booth算法证明
17
作者 王顺利 《现代电子技术》 2012年第12期116-118,共3页
Booth算法是定点补码乘法的基本运算方法。一般文献中,Booth算法都是通过校正法演变过度而来的,但校正法的运算规律不统一,硬件控制复杂,实用价值不大。在此给出了一种补码的等价定义,统一了补码定义的分段表示形式,把数字化的机器数符... Booth算法是定点补码乘法的基本运算方法。一般文献中,Booth算法都是通过校正法演变过度而来的,但校正法的运算规律不统一,硬件控制复杂,实用价值不大。在此给出了一种补码的等价定义,统一了补码定义的分段表示形式,把数字化的机器数符号纳入统一的表达式中,并在此基础上,消除了校正法作为中间环节的影响,直接给出了Booth算法完整的理论证明。结果表明,引入补码等价定义,可以完全避开校正法,直接推证出Booth算法,比传统方法更简明、严谨、实用。 展开更多
关键词 定点乘法运算 补码等价定义 校正法 booth算法
在线阅读 下载PDF
应用于eFPGA的乘加运算单元设计
18
作者 李春锋 卢丽珍 +2 位作者 余彬 舒毅 范迪 《山东科技大学学报(自然科学版)》 北大核心 2025年第2期104-114,共11页
针对当前嵌入式可编程逻辑阵列(eFPGA)中实现神经网络模型时资源利用率低的问题,提出一种新型乘加运算单元设计结构,以提升乘加单元资源利用率,充分发挥eFPGA高空间并行性。乘加运算单元在保留传统eFPGA的数字信号处理单元核心乘加功能... 针对当前嵌入式可编程逻辑阵列(eFPGA)中实现神经网络模型时资源利用率低的问题,提出一种新型乘加运算单元设计结构,以提升乘加单元资源利用率,充分发挥eFPGA高空间并行性。乘加运算单元在保留传统eFPGA的数字信号处理单元核心乘加功能基础上,增加了对常用INT8/16/32量化位宽数据的单指令多数据SIMD运算结构支持,并对位宽扩展后的部分积生成器、压缩树分割方法及并行前缀加法器结构进行了优化,以降低核心乘加单元通路延迟。乘加运算单元采用UMC 28 nm工艺实现,仿真与实验结果表明,乘加单元满足功能正确性要求,在神经网络应用测试电路综合结果上的资源利用率提升1.37~3.05倍。 展开更多
关键词 嵌入式可编程逻辑阵列 数字运算单元 乘加器 booth算法
在线阅读 下载PDF
基于跳跃式Wallace树的低功耗32位乘法器 被引量:8
19
作者 李伟 戴紫彬 陈韬 《计算机工程》 CAS CSCD 北大核心 2008年第17期229-231,共3页
为了提高乘法器的综合性能,从3个方面对乘法器进行了优化设计。采用改进的Booth算法生成各个部分积,利用跳跃式Wallace树结构进行部分积压缩,通过改进的LING加法器对压缩结果进行求和。在FPGA上进行验证与测试,并在0.18μm SMIC工艺下... 为了提高乘法器的综合性能,从3个方面对乘法器进行了优化设计。采用改进的Booth算法生成各个部分积,利用跳跃式Wallace树结构进行部分积压缩,通过改进的LING加法器对压缩结果进行求和。在FPGA上进行验证与测试,并在0.18μm SMIC工艺下进行逻辑综合及布局布线。结果表明,与采用传统Wallace树结构的乘法器相比,该乘法器的延时减少了29%,面积减少了17%,功耗降低了38%,能够满足高性能的处理要求。 展开更多
关键词 booth算法 跳跃式Wallace树 乘法器 LING加法器
在线阅读 下载PDF
一种新型的高速FIR滤波器及其VLSI实现 被引量:9
20
作者 唐长文 张洁 闵昊 《电子学报》 EI CAS CSCD 北大核心 2002年第2期295-297,共3页
本文提出了一种新型的高速滤波器结构 ,此结构的核心是一种独特的乘加单元 .该乘加单元是通过对BOOTH型乘法器与高速加法器结构的深入研究而探索出来的 .采用该乘加单元我们可以实现任何阶数高速FIR滤波器 .在文章的最后我们采用该结构... 本文提出了一种新型的高速滤波器结构 ,此结构的核心是一种独特的乘加单元 .该乘加单元是通过对BOOTH型乘法器与高速加法器结构的深入研究而探索出来的 .采用该乘加单元我们可以实现任何阶数高速FIR滤波器 .在文章的最后我们采用该结构实现了视频编码器中的一个高速色度滤波器 。 展开更多
关键词 有限冲击响应滤波器 VLSI booth乘法器
在线阅读 下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部