从Verilog到VHDL的翻译器VtoV的设计与实现 被引量：3

1

作者 蒋敬旗 刁岚松 刘明业 《北京理工大学学报》 EI CAS CSCD 北大核心 2001年第1期40-43,共4页

研究硬件描述语言 Verilog和 VHDL共有的语言特性 ,研制 SUN SPARC2工作站环境下的翻译系统 .在 SUN SPARC2工作站平台上使用 C++提取出了一组通用的硬件数据结构 ,可以进行代码重用 .在 SUN SPARC2工作站上设计和实现了一个从硬件描述... 研究硬件描述语言 Verilog和 VHDL共有的语言特性 ,研制 SUN SPARC2工作站环境下的翻译系统 .在 SUN SPARC2工作站平台上使用 C++提取出了一组通用的硬件数据结构 ,可以进行代码重用 .在 SUN SPARC2工作站上设计和实现了一个从硬件描述语言 Verilog到 VHDL的翻译器 Vto V.该翻译器能够实现从 Verilog的行为子集到VHDL的转换 . 展开更多

关键词 硬件描述语言 verilog Vhdl 翻译器

在线阅读 下载PDF 职称材料

Verilog HDL与SystemC的语法等效性 被引量：2

2

作者 张雅绮 王琨 崔志刚 《天津大学学报（自然科学与工程技术版）》 EI CAS CSCD 北大核心 2004年第9期842-846,共5页

针对电子系统设计中使用不同语言制约设计效率的问题,研究了SystemC2.0与VerilogHDL的语法在基本语法结构、时间模型、等待和事件模型、调度模型等方面的等效性,得出如下结论:对于门级以上级别的描述,所有的VerilogHDL的描述总可以在Sys... 针对电子系统设计中使用不同语言制约设计效率的问题,研究了SystemC2.0与VerilogHDL的语法在基本语法结构、时间模型、等待和事件模型、调度模型等方面的等效性,得出如下结论:对于门级以上级别的描述,所有的VerilogHDL的描述总可以在SystemC中找到对应描述;开发EDA设计工具,实现从VerilogHDL描述的知识产权自动转换到SystemC描述是可行的. 展开更多

关键词 系统级描述语言 verilog hdl SYSTEMC 语法等效性

在线阅读 下载PDF 职称材料

基于Verilog HDL出租车计费系统的研制

3

作者 高健 刘向峰 +1 位作者 赖谨 戴路红 《实验室研究与探索》 CAS 2004年第10期49-52,共4页

以上海地区的出租车计费器为例,利用VerilogHDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越... 以上海地区的出租车计费器为例,利用VerilogHDL语言设计了出租车计费器,使其具有时间显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。源程序经MAX+PLUS 软件调试、优化,下载到EPF10K10TC144-3芯片中,可应用于实际的出租车收费系统。 展开更多

关键词 verilog hdl 电子自动化设计 硬件描述语言 MAX+PLUSⅡ

在线阅读 下载PDF 职称材料

用Verilog HDL开发生物芯片的探讨

4

作者 张基温 黄可望 《江南大学学报（自然科学版）》 CAS 2003年第6期585-588,592,共5页

为了降低生物芯片的制作成本,使其能批量生产,可采用一种优秀的硬件描述语言Ver ilogHDL进行开发 用VerilogHDL开发生物芯片,根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成... 为了降低生物芯片的制作成本,使其能批量生产,可采用一种优秀的硬件描述语言Ver ilogHDL进行开发 用VerilogHDL开发生物芯片,根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成本,并为大规模批量生产提供有利的条件。 展开更多

关键词 生物芯片 硬件描述语言 verilog硬件描述语言 数字电路

在线阅读 下载PDF 职称材料

基于Verilog HDL的约束MPC的FPGA硬件实现

5

作者 季冬冬 许芳 +1 位作者 梅钦 陈虹 《控制工程》 CSCD 北大核心 2016年第8期1208-1214,共7页

为提高模型预测控制(Model Predictive Control,MPC)的在线计算性能,拓展其在快速动态系统中的实际应用,给出了一种基于Verilog硬件描述语言(Hardware Description Language,HDL)的MPC控制器的FPGA(Field Programmable Gate Array,FPGA... 为提高模型预测控制(Model Predictive Control,MPC)的在线计算性能,拓展其在快速动态系统中的实际应用,给出了一种基于Verilog硬件描述语言(Hardware Description Language,HDL)的MPC控制器的FPGA(Field Programmable Gate Array,FPGA)硬件实现方法,并采用基于惩罚函数的粒子群优化算法(Particle Swarm Optimization,PSO)用于在线求解MPC的约束优化问题。首先,通过Verilog HDL编写实现矩阵运算模块、PSO求解模块,充分利用PSO的并行搜索能力和FPGA的并行计算结构提高MPC的在线计算性能,最后进行模块综合实现基于FPGA的约束MPC控制器。以电子节气门为被控对象进行控制器的实时验证,结果表明设计的MPC-FPGA控制器能够很好地满足电子节气门的快速跟踪要求,并验证了控制器的有效性和实时性。 展开更多

关键词 模型预测控制 verilog hdl 现场可编程门阵列 粒子群优化算法 实时实验

在线阅读 下载PDF 职称材料

用Verilog-HDL设计数字逻辑系统 被引量：5

6

作者 马朝 李颖 杨明 《计算机工程》 CAS CSCD 北大核心 2000年第12期110-112,共3页

介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较，展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。

关键词 数字逻辑系统 verilog-hdl 数字电路 设计

在线阅读 下载PDF 职称材料

Verilog HDL数字电路的设计 被引量：6

7

作者 邓云祥 孟劲松 苏燕辰 《中国测试技术》 2005年第3期103-104,123,共3页

VerilogHDL(硬件描述语言)是目前世界上使用最广泛的符合IEEE标准的硬件描述语言之一,在数字系统设计的仿真和综合领域中有着强大的发展潜力。本文介绍了硬件描述语言VerilogHDL的特点和使用方法,并通过一个实例——自动售饮料机的程序... VerilogHDL(硬件描述语言)是目前世界上使用最广泛的符合IEEE标准的硬件描述语言之一,在数字系统设计的仿真和综合领域中有着强大的发展潜力。本文介绍了硬件描述语言VerilogHDL的特点和使用方法,并通过一个实例——自动售饮料机的程序的应用,展现了VerilogHDL在数字电路设计上的优越性。 展开更多

关键词 硬件描述语言 CPLD/FPGA verilog hdl 数字逻辑电路

在线阅读 下载PDF 职称材料

一种基于Verilog HDL的OBS汇聚模块的实现方案 被引量：1

8

作者 潘迪飞 乐孜纯 付明磊 《光通信技术》 CSCD 北大核心 2008年第8期15-18,共4页

对光突发交换(OBS)网络的边缘节点进行了研究,给出了一种新型的OBS边缘节点汇聚模块的实现方案。与以往基于软件仿真的方法不同,该方案以FPGA芯片EP2C20Q240C8为平台,采用Verilog HDL语言编写实现。时序分析结果显示:该汇聚模块能够实... 对光突发交换(OBS)网络的边缘节点进行了研究,给出了一种新型的OBS边缘节点汇聚模块的实现方案。与以往基于软件仿真的方法不同,该方案以FPGA芯片EP2C20Q240C8为平台,采用Verilog HDL语言编写实现。时序分析结果显示:该汇聚模块能够实现两种基本的汇聚算法(FAP和FBL),同时占用芯片资源和时延情况分析结果也能满足OBS网络的传输需求。 展开更多

关键词 汇聚模块 光突发交换 Verl LOG hdl FPGA

在线阅读 下载PDF 职称材料

基于Verilog HDL设计的交通灯控制系统 被引量：4

9

作者 何峰 《现代电子技术》 2005年第8期103-104,107,共3页

Verilog HDL 作为一种规范的硬件描述语言,被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持,可用不同器件来实现。利用Verilog HDL 语言自顶向下的设计方法设计交通灯控制系统,使其实现道路交通的正常运转,突出了其作为硬... Verilog HDL 作为一种规范的硬件描述语言,被广泛应用于电路的设计中。他的设计描述可被不同的工具所支持,可用不同器件来实现。利用Verilog HDL 语言自顶向下的设计方法设计交通灯控制系统,使其实现道路交通的正常运转,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点,并通过Xilinx ISE6 .0 2和Model Sim5 .6完成综合、仿真。此程序通过下载到FPGA芯片后,可应用于实际的交通灯控制系统中。 展开更多

关键词 verilog hdl 硬件描述语言 状态 FPGA

在线阅读 下载PDF 职称材料

基于Matlab的并行循环冗余校验Verilog代码自动生成方法 被引量：6

10

作者 薛俊 段发阶 +3 位作者 蒋佳佳 李彦超 袁建富 王宪全 《计算机应用》 CSCD 北大核心 2016年第9期2503-2507,2554,共6页

在水声信号探测数据的传输过程中,现场可编程门阵列(FPGA)通过传统串行方法对长数据帧进行循环冗余校验(CRC)时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低... 在水声信号探测数据的传输过程中,现场可编程门阵列(FPGA)通过传统串行方法对长数据帧进行循环冗余校验(CRC)时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在QuartusⅡ9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性:校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。 展开更多

关键词 循环冗余校验 并行计算 MATLAB verilog硬件描述语言 现场可编程门阵列

在线阅读 下载PDF 职称材料

运用VHDL实现数字信号处理 被引量：11

11

作者 刘玉钦 吴国强 《电子测量与仪器学报》 CSCD 2008年第S2期145-148,共4页

本文在综合多种数字信号系统设计方式优缺点的基础上,重点介绍用VHDL[Very High Speed Integrated Circuit(VHSIC)Hardware Description Language]语言在硬件芯片FPGA/CPLD上进行数字信号处理,设计移位相加硬件乘法器,实现快速乘法功能... 本文在综合多种数字信号系统设计方式优缺点的基础上,重点介绍用VHDL[Very High Speed Integrated Circuit(VHSIC)Hardware Description Language]语言在硬件芯片FPGA/CPLD上进行数字信号处理,设计移位相加硬件乘法器,实现快速乘法功能,并以Altera公司的ACEX1K系列产品作为硬件,将Max+plusⅡ软件作为开发工具,进行设计编码、功能仿真和硬件测试。 展开更多

关键词 乘法器 硬件描述语言 数字信号处理

在线阅读 下载PDF 职称材料

将C算法转换为Verilog实现的一种方法 被引量：1

12

作者 贺敬凯 王瑞春 +3 位作者 万学元 潘晓宁 郑芙蓉 李晓堂 《计算机工程与应用》 CSCD 北大核心 2010年第30期71-74,共4页

硬件设计借鉴软件设计的经验意义重大。首先简要介绍了状态机理论,并给出了用硬件来实现程序算法的步骤以及状态图的化简原则,然后列举了一个求最大公因数的例子来详细阐述这种方法以及实现步骤。给出的方法,通用性强,方便借鉴成熟的软... 硬件设计借鉴软件设计的经验意义重大。首先简要介绍了状态机理论,并给出了用硬件来实现程序算法的步骤以及状态图的化简原则,然后列举了一个求最大公因数的例子来详细阐述这种方法以及实现步骤。给出的方法,通用性强,方便借鉴成熟的软件设计技术,可以大大提升数字系统的设计效率。 展开更多

关键词 有限状态机 C算法 电子设计自动化 硬件描述语言

在线阅读 下载PDF 职称材料

基于HDL仿真的同步时序电路演化方法 被引量：1

13

作者 娄建安 崔新风 +1 位作者 张之武 褚杰 《计算机工程》 CAS CSCD 北大核心 2011年第18期249-251,共3页

时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应... 时序电路存在反馈环,不便于电路描述和软件仿真,很难进行演化。为此,以D触发器和逻辑门为基本单元,构建描述时序电路的全向连接电路网络模型。建立电路编码、电路拓扑与硬件描述语言(HDL)代码文件之间的映射关系,设计由电路编码获取相应HDL代码的方法,利用批处理技术实现电路评估过程的自动运行。四倍分频器电路演化实验结果验证了该方法的可行性与有效性。 展开更多

关键词 外部演化 同步时序电路 电路仿真 硬件描述语言 进化策略

在线阅读 下载PDF 职称材料

Verilog RTL模型 被引量：5

14

作者 沈理 《同济大学学报（自然科学版）》 EI CAS CSCD 北大核心 2002年第10期1194-1198,共5页

VLSI集成电路芯片测试技术正在向高层次测试推进 .针对Verilog硬件描述语言 ,提出了一种在寄存器传输级 (registertransferlevel,RTL)上的电路模型VRM .该模型着重于实际应用 ,可输出文本格式文件 ,便于开发实用的RTL级故障模拟和RTL级... VLSI集成电路芯片测试技术正在向高层次测试推进 .针对Verilog硬件描述语言 ,提出了一种在寄存器传输级 (registertransferlevel,RTL)上的电路模型VRM .该模型着重于实际应用 ,可输出文本格式文件 ,便于开发实用的RTL级故障模拟和RTL级测试生成等软件 .基于该模型 ,还实现了一个简单的RTL逻辑模拟程序以验证VRM模型的可行性 . 展开更多

关键词 verilogRTL模型 verilog硬件描述语言 寄存器传输级模型 逻辑模拟 高层次测试 集成电路芯片 芯片测试

在线阅读 下载PDF 职称材料

硬件描述语言Verilog的建模技术

15

作者 蒋敬旗 胡燕翔 刘明业 《计算机应用》 CSCD 北大核心 2001年第4期1-3,共3页

通过对Verilog语言的层次化建模、门级建模、数据流级建模、行为建模、开关级建模等各个抽象层次的研究 ,全面阐述了Verilog的建模方法。对于理解、使用和制订我国的Verilog语言标准会有所帮助。

关键词 硬件描述语言 建模 verilog语言 集成电路 设计

在线阅读 下载PDF 职称材料

P/T系统的VHDL描述及实现

16

作者 陆继远 《计算机工程》 CAS CSCD 北大核心 2011年第21期252-254,共3页

利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统... 利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统的描述及实现。仿真波形及硬件测试结果证明了该方法的正确性。 展开更多

关键词 PETRI网 P/T系统 电子设计自动化 硬件描述语言 可编程逻辑器件

在线阅读 下载PDF 职称材料

基于同态映射的从UML导出可综合Verilog算法

17

作者 沈筱彦 陈杰 《计算机科学》 CSCD 北大核心 2006年第4期247-249,共3页

UML 建模因其可显著提高开发效率和代码质量已经成为软件开发领域的一大热点,而硬件设计的日益复杂性也要求我们在更高层次抽象上分析和验证系统行为,故更精细的系统级建模方法变得日趋重要。本文构建了UML 元模型与可综合 Verilog 间... UML 建模因其可显著提高开发效率和代码质量已经成为软件开发领域的一大热点,而硬件设计的日益复杂性也要求我们在更高层次抽象上分析和验证系统行为,故更精细的系统级建模方法变得日趋重要。本文构建了UML 元模型与可综合 Verilog 间的同态映射,定义了一个从 UML 模型子集导出可综合 Verilog 描述的算法,为 UML模型对于建模硬件系统提供了形式化的语义,从而使运用 UML 进行硬件系统级建模和系统级上验证系统性能和功能正确性成为可能。 展开更多

关键词 统一建模语言(UML) verilog硬件描述语言 同态映射

在线阅读 下载PDF 职称材料

基于Hash函数的MD5算法研究和硬件实现 被引量：5

18

作者 洪琪 周琴琴 +1 位作者 王永亮 陈高峰 《计算机工程》 CAS CSCD 2013年第3期137-141,共5页

在传统MD5算法中,最影响执行速度的步骤是对关键路径变量B的求取。为提高算法的执行速度,对关键路径进行优化,将加法运算分成两步,由此缩短B的求取时间。用Verilog语言描述改进算法的硬件结构,并对其进行综合。实验结果表明,该电路的面... 在传统MD5算法中,最影响执行速度的步骤是对关键路径变量B的求取。为提高算法的执行速度,对关键路径进行优化,将加法运算分成两步,由此缩短B的求取时间。用Verilog语言描述改进算法的硬件结构,并对其进行综合。实验结果表明,该电路的面积为85 678μm2、频率为142.8 MHz,与传统算法相比,改进算法的执行速度提高了1.989倍。 展开更多

关键词 MD5算法 verilog硬件描述语言 HASH函数 循环计算 关键路径 工作频率

在线阅读 下载PDF 职称材料

基于FPGA和NiosⅡ的船用雷达数据采集存储与验证 被引量：4

19

作者 陆海林 唐伟伟 葛俊祥 《合肥工业大学学报（自然科学版）》 CAS CSCD 北大核心 2015年第11期1508-1512,共5页

在雷达系统开发初期阶段,需要验证整个系统中采用的各种数据处理算法的可行性和正确性,在该过程中,由雷达采集的原始数据是必不可少的重要条件。文章研究了基于现场可编程门阵列(field-programmable gate array,FPGA)和NiosⅡ的船用雷... 在雷达系统开发初期阶段,需要验证整个系统中采用的各种数据处理算法的可行性和正确性,在该过程中,由雷达采集的原始数据是必不可少的重要条件。文章研究了基于现场可编程门阵列(field-programmable gate array,FPGA)和NiosⅡ的船用雷达的数据采集存储与验证,利用已有的A/D采样电路和Verilog硬件描述语言(hardware description language,HDL),通过编写相关功能模块实现对数据采集的控制,同时结合NiosⅡ实现了数据的存储与提取,并对数据进行了验证。仿真结果表明,采集的数据能够实现正确的缓存与输出;测试结果表明,该数据存储系统可应用于对实际的雷达采集数据的正确存储。 展开更多

关键词 数据存储 现场可编程门阵列 NiosⅡ软核处理器 verilog硬件描述语言

在线阅读 下载PDF 职称材料

外部型硬件进化方法研究 被引量：5

20

作者 方潜生 王煦法 何劲松 《系统仿真学报》 CAS CSCD 2003年第10期1405-1407,共3页

外部型硬件进化(Extrinsic EHW)是将硬件描述语言(HDL)与进化算法(EA)结合起来的硬件进化(EHW)方法。在简要介绍了EHW的基本概念和工作原理的基础上,针对外部型硬件进化的基本方法,通过实验分析指出了这类方法存在的问题,阐述了在电子... 外部型硬件进化(Extrinsic EHW)是将硬件描述语言(HDL)与进化算法(EA)结合起来的硬件进化(EHW)方法。在简要介绍了EHW的基本概念和工作原理的基础上,针对外部型硬件进化的基本方法,通过实验分析指出了这类方法存在的问题,阐述了在电子设计自动化(EDA)平台上实现Extrinsic EHW方法必须解决的核心问题。 展开更多

关键词 硬件描述语言(hdl) 电子设计自动化(EDA) 硬件进化(EHW)

在线阅读 下载PDF 职称材料