期刊文献+
共找到6,325篇文章
< 1 2 250 >
每页显示 20 50 100
OBCC:后摩尔时代E级计算编程墙的一种估计方法
1
作者 张晓哲 陈涛 +3 位作者 肖调杰 张翔 包为民 龚春叶 《计算机工程与科学》 北大核心 2026年第1期20-27,共8页
后摩尔时代的E级计算面临的编程墙缺乏衡量标准。代码复杂度作为软件代码的内在属性,是代码理解、优化和计价的基础。针对现有的代码复杂度衡量方法在HPC应用中存在局限性的问题,提出了基于操作符数目和代码行数的代码绝对复杂度和相对... 后摩尔时代的E级计算面临的编程墙缺乏衡量标准。代码复杂度作为软件代码的内在属性,是代码理解、优化和计价的基础。针对现有的代码复杂度衡量方法在HPC应用中存在局限性的问题,提出了基于操作符数目和代码行数的代码绝对复杂度和相对复杂度,其中绝对复杂度为代码操作符总数,相对复杂度为绝对复杂度与代码行数的比值。通过43个软件代码的实验验证,该方法能够合理评估不同类型代码的复杂度,特别是在科学计算领域。其中llvm和linux内核分别以3300万和2300万的绝对复杂度位列前两位;jellyfin-media-player,spheral和llvm则以4.54,3.9和3.12的相对复杂度排名前3位。该方法为不同代码的分析、比较和计价提供了新视角,也为E级计算编程墙的衡量提供了一种客观、可量化的标准。 展开更多
关键词 高性能计算 代码复杂度 绝对复杂度 相对复杂度 操作符计量
在线阅读 下载PDF
基于事件的蒙特卡罗粒子输运算法设计实现
2
作者 黎铁军 张建民 +1 位作者 李雨函 杨博 《计算机工程与科学》 北大核心 2026年第3期381-388,共8页
蒙特卡罗MC粒子输运程序是典型的高性能计算应用。MC粒子输运程序存在基于粒子历史与基于事件2种并行实现方法。代理程序是面向特定体系结构开展大型实际程序性能优化的重要基础,实现基于事件的MC代理程序对研究面向众核体系结构的性能... 蒙特卡罗MC粒子输运程序是典型的高性能计算应用。MC粒子输运程序存在基于粒子历史与基于事件2种并行实现方法。代理程序是面向特定体系结构开展大型实际程序性能优化的重要基础,实现基于事件的MC代理程序对研究面向众核体系结构的性能优化非常重要。然而目前没有公开的基于事件方法的代理程序。基于开源项目OpenMC,对基于事件的蒙特卡罗粒子输运算法进行设计,实现了一个新的基于事件的MC粒子输运代理程序。实验结果表明,该代理程序能够有效模拟OpenMC的分支、访存及计算特征,且其代码量不到OpenMC代码量的5%,运行时间仅为OpenMC的7.5%,为基于事件算法的优化研究提供了高效易用的平台。 展开更多
关键词 粒子输运模拟 蒙特卡罗算法 基于事件的方法 程序特征提取
在线阅读 下载PDF
面向国产平台的大模型训练显存优化技术
3
作者 李东升 唐宇 +1 位作者 乔林波 吕倩茹 《国防科技大学学报》 北大核心 2026年第2期284-295,共12页
当前大模型训练中,模型参数量呈指数级增长与GPU显存容量缓慢增长的矛盾日益加剧。重计算和计算卸载两种显存优化技术,均是以时间换空间的思路来减小显存开销。本文分析了重计算技术和计算卸载技术的发展动态,针对国产人工智能计算平台... 当前大模型训练中,模型参数量呈指数级增长与GPU显存容量缓慢增长的矛盾日益加剧。重计算和计算卸载两种显存优化技术,均是以时间换空间的思路来减小显存开销。本文分析了重计算技术和计算卸载技术的发展动态,针对国产人工智能计算平台的架构特点,剖析了国产平台上大模型训练显存优化面临的硬件带宽瓶颈、定制化指令集与软件生态适配等难题,分析了国产平台软硬件协同显存优化等技术发展路径,对MT-3000等国产计算平台上的大模型训练显存优化技术展开探讨,以期为国产平台上的大模型训练提供参考。 展开更多
关键词 显存优化 重计算 计算卸载 国产平台 带宽受限
在线阅读 下载PDF
面向服务器应用的远距离函数调用指令预取优化
4
作者 陈立 高军 +1 位作者 赵天磊 刘峤 《计算机研究与发展》 北大核心 2026年第4期1079-1093,共15页
一级指令缓存缺失导致的大取指延迟是制约现代处理器性能进一步提升的重要瓶颈之一,尤其在大指令踪迹的服务器应用上更是如此。指令预取技术是解决这一问题的关键性技术,它通过提前将要用到的指令块放入上级缓存中,从而达到掩盖高昂访... 一级指令缓存缺失导致的大取指延迟是制约现代处理器性能进一步提升的重要瓶颈之一,尤其在大指令踪迹的服务器应用上更是如此。指令预取技术是解决这一问题的关键性技术,它通过提前将要用到的指令块放入上级缓存中,从而达到掩盖高昂访问延迟时间的目的。近年来,研究者们提出了许多指令预取架构来缓解该问题,但由于指令局部性较差,长距离函数调用仍然带来了大量的指令缺失。设计了一种新的指令预取机制,能以较低的硬件开销实现对函数调用目标指令的高覆盖率和高准确率预取。实验表明,优化后的函数调用目标指令缺失率较目前最先进的指令预取器降低约45%,IPC(instruction per cycle)性能比基准线高约11.9%,比目前相似开销的最先进的指令预取器高出约2.9%。 展开更多
关键词 指令预取 服务器端 函数调用 每周期指令数 存储优化
在线阅读 下载PDF
RISC-V SBI固件安全启动过程的形式化验证
5
作者 杨叶倩 戴鸿君 《计算机研究与发展》 北大核心 2026年第3期768-781,共14页
RISC-V SBI(supervisor binary interface)标准定义了RISC-V架构硬件与操作系统的接口规范。相比x86和ARM固件,SBI固件更合规、可靠;但现有版本仍存在启动正确性未验证、PMP(physical memory protection)物理地址访问等安全漏洞。为此,... RISC-V SBI(supervisor binary interface)标准定义了RISC-V架构硬件与操作系统的接口规范。相比x86和ARM固件,SBI固件更合规、可靠;但现有版本仍存在启动正确性未验证、PMP(physical memory protection)物理地址访问等安全漏洞。为此,提出了定理证明驱动的闭环形式化验证框架,开发经形式验证的SBI固件——SeSBI,并结合Dafny与Isabelle/HOL,以分层策略实现对启动过程的形式验证。为提高验证效率,提出RISC-V硬件模拟策略,统一建模固件与硬件的交互,从而显著降低验证开销。最终成功验证了SeSBI固件启动过程的功能正确性。结果表明,SeSBI以更简洁的代码实现SBI标准启动过程接口,并具备高度可靠性,为RISC-V生态系统提供了经形式验证的可信SBI固件实现。未来工作将扩展验证范围至更多高级属性,并优化验证工具以提升效率。 展开更多
关键词 RISC-V SBI固件 形式化验证 定理证明 功能正确性
在线阅读 下载PDF
多芯粒大模型加速器推理协同优化方法
6
作者 方娟 潘晨阳 +3 位作者 古明辉 李硕朋 陈慧杰 翟冉 《通信学报》 北大核心 2026年第2期190-208,共19页
在采用2.5D封装集成多计算芯粒与存储芯粒的大模型推理加速系统中,模型推理解码阶段跨芯粒通信具有突发性与强非均衡性,流量在拓扑中聚集到少数链路并形成热点排队,封装内网络通信常成为性能瓶颈。为缓解上述瓶颈,提出T^(2)-CHIP协同优... 在采用2.5D封装集成多计算芯粒与存储芯粒的大模型推理加速系统中,模型推理解码阶段跨芯粒通信具有突发性与强非均衡性,流量在拓扑中聚集到少数链路并形成热点排队,封装内网络通信常成为性能瓶颈。为缓解上述瓶颈,提出T^(2)-CHIP协同优化方法,通过刻画解码阶段跨芯粒通信在互连中的分布特征,识别热点链路,对带宽资源重分配,同时调整任务映射以减少热点跨芯粒交互,从而有效缓解解码阶段通信拥塞。周期精确网络仿真结果表明,该方法在提升解码阶段尾部性能与整体吞吐量的同时,降低了动态功耗,且维持了较低的实现开销。 展开更多
关键词 大语言模型 2.5D芯粒架构 芯粒间互连 异构协同优化
在线阅读 下载PDF
面向安全可编程阀门阵列生物芯片的基于深度强化学习的组件布局算法
7
作者 陈子阳 陈钧 +2 位作者 朱予涵 刘耿耿 黄兴 《计算机工程与科学》 北大核心 2026年第1期40-50,共11页
作为一种新型的连续流体式微流控生物芯片,完全可编程阀门阵列FPVA生物芯片具备高灵活性和可编程性的优点,将其用作实验平台可以提供更加灵活的操纵,同时可以实现个性化的实验流程配置。然而,随着芯片制造工艺不断提高,FPVA生物芯片的... 作为一种新型的连续流体式微流控生物芯片,完全可编程阀门阵列FPVA生物芯片具备高灵活性和可编程性的优点,将其用作实验平台可以提供更加灵活的操纵,同时可以实现个性化的实验流程配置。然而,随着芯片制造工艺不断提高,FPVA生物芯片的集成度已经达到很高的水平,结合其高自由度的特性,对FPVA生物芯片进行编程和设计的难度也在不断提高。组件布局是生物芯片设计中的一个重要步骤,在以往的研究中通常采用启发式算法进行布局,但是对于离散问题的求解效果比较有限,而且参数设置难度较大,因此设计一种高效易用、更加适合离散化的组件布局算法,能够提高整体芯片设计过程的效率。深度强化学习DRL具备高效率、强自适应性和灵活性等优点,智能体通过不断地与环境交互,进行自我训练和调节,能够迅速适应各种复杂的变化和需求并找到最优或近似最优的策略。相比启发式算法,DRL能够更加贴合环境,找到全局最优的布局方案。因此,设计了一种面向FPVA生物芯片的基于DRL的组件布局算法,为DRL智能体构建了FPVA芯片交互环境并采用双重深度Q网络构建组件布局决策模型,利用智能体能够快速迭代的优点迅速完成大规模集成FPVA生物芯片的组件布局工作。同时,通过设计并发关系约束和布局区域约束来判断各个组件之间的并发关系并且对芯片上的可布局区域进行限制,使得布局方案能够更加符合实际情况,从而保证布局方案的正确性与可行性。利用多个测试样例,将所提算法与最新相关算法进行了对比,实验结果表明所提算法能够生成具有更短预布线线长与更少单元复用次数的组件布局方案,从而为后续的布线阶段提供高质量的布局方案。 展开更多
关键词 微流控生物芯片 完全可编程阀门阵列 组件布局 深度强化学习 双重深度Q网络
在线阅读 下载PDF
面向多线程应用的智能缓存分配方法
8
作者 何铭健 王桦 《计算机研究与发展》 北大核心 2026年第1期15-27,共13页
多线程编程模型被广泛用于促进多核上的应用程序执行。然而,并发执行的线程对最后一级缓存(last level cache,LLC)的竞争造成的干扰可能会导致性能下降。英特尔缓存分配技术(cache allocation technology,CAT)提供了一种机制为不同线程... 多线程编程模型被广泛用于促进多核上的应用程序执行。然而,并发执行的线程对最后一级缓存(last level cache,LLC)的竞争造成的干扰可能会导致性能下降。英特尔缓存分配技术(cache allocation technology,CAT)提供了一种机制为不同线程实时分配缓存。然而,有2个原因导致现有分配方法并不适用于多线程应用。首先,它们是为多应用场景量身定制的,而不是为涉及多个相关线程的单个多线程应用场景设计的。其次,它们旨在提高每周期指令数(instruction per cycle,IPC),这不是一个在多线程场景中合适的性能指标。为了解决这个问题,提出了LPart,这是一种用于多线程应用程序的智能缓存分配技术,通过分配缓存显著提高了系统的吞吐量。LPart利用深度强化学习为应用程序中的不同线程分配适当数量的缓存空间。在微基准测试、Redis、商用分布式存储系统和多种应用场景上评估LPart的实验结果表明,与默认配置相比,LPart分别实现了26.9%,8.1%,9.8%,24.1%的性能提升。 展开更多
关键词 缓存分配 多核架构 多线程应用 深度强化学习 资源分配
在线阅读 下载PDF
针对高维数据的动态集成堆叠宽度学习系统
9
作者 云帆 余志文 杨楷翔 《计算机科学》 北大核心 2026年第4期48-56,共9页
在高维小样本分类任务中,宽度学习系统(Broad Learning System,BLS)因其高效的特性而备受关注。然而,原始的单层BLS的特征提取能力有限,难以处理复杂的高维数据。随机节点生成机制导致直接堆叠BLS隐层时出现节点冗余,模型性能难以提升... 在高维小样本分类任务中,宽度学习系统(Broad Learning System,BLS)因其高效的特性而备受关注。然而,原始的单层BLS的特征提取能力有限,难以处理复杂的高维数据。随机节点生成机制导致直接堆叠BLS隐层时出现节点冗余,模型性能难以提升。为解决上述问题,提出了一种集成堆叠BLS算法。所提算法利用前一层BLS的输出作为增强特征,将其与按分类置信度加权的原始特征进行拼接后输入下一层BLS,不断提高深层特征表达能力。通过元学习器池集成多个BLS层的输出,增强了原始单层BLS的高维特征提取能力,从而提升了模型的泛化性能。此外,考虑到高维数据复杂多变的特性,设计了动态集成框架,根据数据难度动态调整模型的复杂度。所提方法在保持模型性能的同时,进一步提升了集成效率。消融实验证明了所提算法的各个模块的有效性,对比实验证明了所提算法在高维疾病数据上的优越分类性能。 展开更多
关键词 宽度学习系统 集成学习 动态结构 高维数据 堆叠
在线阅读 下载PDF
面向大规模系统的并行进化策略框架
10
作者 张涵 王小平 《计算机工程与科学》 北大核心 2026年第1期11-19,共9页
进化策略算法是一种高效的优化算法,适用于解决无梯度信息或难以获取梯度信息的问题,广泛应用于强化学习和黑盒优化等任务。随着问题规模和复杂度的增加,进化策略算法的采样规模也越来越大,相应地,计算并行度也随之增加。面向大规模系统... 进化策略算法是一种高效的优化算法,适用于解决无梯度信息或难以获取梯度信息的问题,广泛应用于强化学习和黑盒优化等任务。随着问题规模和复杂度的增加,进化策略算法的采样规模也越来越大,相应地,计算并行度也随之增加。面向大规模系统,提出了新的并行进化策略算法框架,主要优化进化策略算法在超大规模并行执行中的容错计算和通信开销问题。针对这些问题,提出了高并发的规约机制,并针对算法特点提出了低开销的容错方法。实验显示,新的并行进化策略算法框架在大规模系统中的并行效率在54.7%以上,且在并行规模上升至上万节点时,并行效率比OpenAI-NES高出23%。 展开更多
关键词 进化策略 黑盒优化 容错计算 并行计算
在线阅读 下载PDF
应用场景驱动的动态自重构A^(*)算法加速阵列设计与实现
11
作者 白瑜龙 山蕊 《计算机工程与科学》 北大核心 2026年第2期238-244,共7页
在A^(*)算法的应用场景中,当父节点周围障碍物稀少或不存在时,理论上路径搜索应变得相对直接。然而,A*算法仍会遵循既定的规则进行节点扩展,这往往导致不必要的子节点扩展冗余。针对这一问题,提出了一种基于应用场景驱动的A*算法ASD-A*... 在A^(*)算法的应用场景中,当父节点周围障碍物稀少或不存在时,理论上路径搜索应变得相对直接。然而,A*算法仍会遵循既定的规则进行节点扩展,这往往导致不必要的子节点扩展冗余。针对这一问题,提出了一种基于应用场景驱动的A*算法ASD-A*,通过检测当前节点附近的障碍物数量来动态选择不同的节点拓展步长,从而提高节点拓展效率。同时,应对文中提出的灵活变化的节点拓展策略,提出了一种在动态自重构阵列上并行实现ASD-A*算法的方法,进一步加速路径规划过程。仿真结果表明,ASD-A*算法在不同障碍物数量的场景下规划出路径的时间比原算法规划出路径的时间平均减少17.7%。 展开更多
关键词 动态自重构 阵列处理器 A^(*)算法 并行化
在线阅读 下载PDF
基于CXL的存储阵列全局缓存技术
12
作者 李强 刘涛 +4 位作者 张雪庆 孟宪伟 孙明刚 李博乐 陈曦 《计算机研究与发展》 北大核心 2026年第3期567-584,共18页
全局缓存是企业级存储阵列的关键技术,其核心功能是提高数据的写入速度:用户I/O写入存储控制器的内存缓存后立即返回,无需等待数据持久化至低速HDD或SSD设备。然而,企业级存储产品的全局缓存设计需综合考虑副本数量、系统高可用及故障... 全局缓存是企业级存储阵列的关键技术,其核心功能是提高数据的写入速度:用户I/O写入存储控制器的内存缓存后立即返回,无需等待数据持久化至低速HDD或SSD设备。然而,企业级存储产品的全局缓存设计需综合考虑副本数量、系统高可用及故障场景等因素。受这些因素的相互制约,存储集群的控制器数量通常难以超过4个,且系统可用性无法支持4个控制器同时坏3个。此外,控制器间通过RDMA(remote direct memory access)传输缓存副本数据,也会影响存储性能。为此,基于最新的CXL(compute express link)技术,设计了内存分离式的全局缓存系统原型。内存缓存从控制器内部解耦至外部后,系统具有以下优势:控制器与内存缓存可独立横向扩展,可以支持多个缓存副本;控制器故障不会导致缓存数据丢失,n个控制器可以同时故障n-1个;CXL技术在提升系统扩展性与可用性的同时,能显著优化存储性能。实验结果表明,CXL全局缓存性能比RDMA全局缓存提升38%。 展开更多
关键词 企业存储 存储阵列 CXL 全局缓存 分离式架构
在线阅读 下载PDF
一种远程直接内存访问网络中的高效分布式锁协议
13
作者 高健 舒继武 《计算机研究与发展》 北大核心 2026年第3期585-596,共12页
分布式锁是分布式存储系统的重要组件,锁协议的性能对系统整体的性能有关键性影响。远程直接内存访问(remote direct memory access,RDMA)是一种新兴的数据中心网络技术,它支持单边网络通信原语,可以降低系统CPU开销,同时具备低延迟、... 分布式锁是分布式存储系统的重要组件,锁协议的性能对系统整体的性能有关键性影响。远程直接内存访问(remote direct memory access,RDMA)是一种新兴的数据中心网络技术,它支持单边网络通信原语,可以降低系统CPU开销,同时具备低延迟、高吞吐的性能特性,为设计高速分布式锁协议提供了新机遇。然而,设计基于RDMA的分布式锁协议面临诸多挑战。着重在保证高性能的前提下解决扩展性和公平性挑战,提出一种RDMA网络中的高性能分布式锁协议FeLock,它利用多种类型的RDMA网络通信原语,使客户端不仅能与服务端通信加解锁,还能与其他客户端直接通信以移交锁所有权,同时实现了高性能、公平性和性能的扩展性。具体地,为保证高性能,FeLock引入了节点粒度锁管理机制,缩减锁协议在关键路径上的网络往返次数。为实现扩展性,FeLock引入了轮转移交机制,将所有节点排成1个环,客户端按照其在环中的顺序依次移交锁的所有权。为实现公平性和避免客户端饥饿,FeLock引入了节点信用机制,限制节点连续加锁的次数,避免其他节点上的客户端无法加锁。实验显示,FeLock相比于现有单边RDMA锁协议(如DSLR)表现出相似或更高的性能,并且具有更好的公平性和扩展性。在3~120个客户端的环境下,FeLock的吞吐量是DSLR的1.01~7.51倍,公平性提升至多2.24倍。 展开更多
关键词 分布式系统 并发控制 分布式锁 远程直接内存访问 公平性
在线阅读 下载PDF
基于GPU共享的深度学习训练任务加速调度框架
14
作者 林辰汐 李嘉伦 +2 位作者 莫萱 周杰英 吴维刚 《计算机工程与科学》 北大核心 2026年第3期389-397,共9页
深度学习DL在众多业务场景中的应用越来越广泛。如何在GPU集群中高效利用资源训练DL任务并缩短任务的完成时间,受到了工业界和学术界的持续关注。单个DL训练任务往往无法充分利用GPU的全部计算资源,传统调度器的独占式GPU分配导致资源... 深度学习DL在众多业务场景中的应用越来越广泛。如何在GPU集群中高效利用资源训练DL任务并缩短任务的完成时间,受到了工业界和学术界的持续关注。单个DL训练任务往往无法充分利用GPU的全部计算资源,传统调度器的独占式GPU分配导致资源利用率低下。提出一种基于GPU共享的任务调度框架G-Share,允许多个DL任务共享同一个GPU进行训练,即进行混部调度。在感知任务间混部干扰的基础上进行任务调度与资源分配,以提高GPU利用率进而加速任务的执行。具体来说,首先通过离线建模与在线更新的方式刻画任务间相互干扰的信息,并将基于GPU共享的调度问题建模为一个带权二部图最小匹配问题,通过求解该问题来获得资源分配结果,并结合时间片机制实现任务的动态调度来感知在线场景中任务最优混部组合的变化。在商汤科技的DL任务负载数据集上的实验表明,G-Share相比于对比方法实现了20.6%的任务平均完成时间减少。 展开更多
关键词 云计算 深度学习 资源调度 GPU共享 任务间干扰
在线阅读 下载PDF
Benes网络容错交换方法及其应用
15
作者 秦梦远 刘宏伟 郝沁汾 《电信科学》 北大核心 2026年第3期19-32,共14页
Benes网络能够实现高交换基数下较低的构建成本和理论高吞吐量,但现有Benes网络对应的路由求解算法不保证网络内部开关单元失效时的可重排无阻塞特性。提出一种非平衡Benes网络,其在特定条件下拥有和Benes网络相同的可重排无阻塞特性。... Benes网络能够实现高交换基数下较低的构建成本和理论高吞吐量,但现有Benes网络对应的路由求解算法不保证网络内部开关单元失效时的可重排无阻塞特性。提出一种非平衡Benes网络,其在特定条件下拥有和Benes网络相同的可重排无阻塞特性。提出一种由Benes网络裁剪获得非平衡Benes网络的方法,可以此法屏蔽Benes网络中发生故障的开关单元,实现网络的容错交换。当用于处理开关阵列生产良率问题时,该方案可重排无阻塞交换规模比传统容错方案平均提升56.05%,最高提升93.75%;当用于处理开关阵列的高可靠容错交换时,在容许最多3个开关单元出现故障前提下,比传统容错方案交换规模提升12.5%至21.9%。提出针对非平衡Benes网络的快速路由求解算法,并使用FPGA验证,验证结果表明,该求解算法不会成为交换系统的性能瓶颈。基于裁剪法,研究同样实现了Benes网络的可控局部重构,使其支持像Crossbar网络那样以局部重构为主的使用方式。 展开更多
关键词 Benes网络 无阻塞网络 容错 路由求解 硬件加速器
在线阅读 下载PDF
基于MBR码的分布式存储系统扩容研究
16
作者 黎聪 唐聃 +2 位作者 王子豪 蔡红亮 何磊 《计算机应用与软件》 北大核心 2026年第3期245-254,共10页
随着数据存储量的剧增,分布式存储系统需要扩容节点分担存储与计算压力。而目前已有的MBR码扩容方案较少,且参数限制过多,实用性不高。针对这些不足,SPMMBRScale扩容方案结合SPM_MBR码对称布局的特点,设计节点内的数据块迁移算法,并提... 随着数据存储量的剧增,分布式存储系统需要扩容节点分担存储与计算压力。而目前已有的MBR码扩容方案较少,且参数限制过多,实用性不高。针对这些不足,SPMMBRScale扩容方案结合SPM_MBR码对称布局的特点,设计节点内的数据块迁移算法,并提出适用于不同应用场景的两种校验更新算法,利用校验组合的思想使其适用于所有MBR码参数,实用性高。实验结果表明,相比RRScale与EMBRScale方案,SPMMBRScale方案扩容时的传输量分别减少了40%~63%和11%~31%。随着扩容节点数增多,SPMMBRScale优势越发明显,具有很高的实际应用价值。 展开更多
关键词 纠删码 再生码 扩容 分布式存储
在线阅读 下载PDF
支持低成本快速局部重构的快速Benes网络
17
作者 秦梦远 刘宏伟 郝沁汾 《电信科学》 北大核心 2026年第1期86-104,共19页
为了解决互连规模大于100时快速可重构光互连网络单次局部重构代价过高的问题,提出了快速Benes网络与配套局部重构算法,利用预留空置链路减少局部重构对已有链路的影响,在互连规模超过100时性能优异。在处理单一节点的路由变更时,快速Be... 为了解决互连规模大于100时快速可重构光互连网络单次局部重构代价过高的问题,提出了快速Benes网络与配套局部重构算法,利用预留空置链路减少局部重构对已有链路的影响,在互连规模超过100时性能优异。在处理单一节点的路由变更时,快速Benes网络仅影响平均2~4个接入节点对应的既有通信链路,略差于Crossbar网络,而远好于Benes网络(一次平均影响0.71N个接入节点,N为互连规模),降低重构代价达98%。基于该算法的现场可编程门阵列(field-programmable gate array,FPGA)硬件加速器,局部路由求解速度为79 ns/次,与Crossbar网络相近,比Benes网络快2个数量级。 展开更多
关键词 快速Benes网络 局部重构 节点同步成本
在线阅读 下载PDF
维和背景下智能态势侦测系统设计
18
作者 王洪海 刘珩 +2 位作者 李炜 张学铭 王丹宁 《现代电子技术》 北大核心 2026年第6期194-198,共5页
为了实现海外维和任务区执勤作战现场的即时感知,提高侦察设备的复杂环境适应能力与侦测系统威胁研判效率,采用目标定位识别、多模态信息融合及异常检测预警等技术,通过集成雷达与光电传感器,构建了一种基于深度学习算法的智能态势侦测... 为了实现海外维和任务区执勤作战现场的即时感知,提高侦察设备的复杂环境适应能力与侦测系统威胁研判效率,采用目标定位识别、多模态信息融合及异常检测预警等技术,通过集成雷达与光电传感器,构建了一种基于深度学习算法的智能态势侦测一体化系统。实验结果表明,该系统能有效实现可疑人员、车辆等威胁目标的实时侦测与预警,提升了维和执勤作战现场态势侦测的全面性、准确性和时效性,可为维和行动提供智能化决策支持。 展开更多
关键词 海外维和 态势侦测 目标识别 深度学习 异常预警 雷达光电融合
在线阅读 下载PDF
数字调制类型智能识别综述
19
作者 李泽润 李保国 +2 位作者 秦姗 王璐璐 刘新群 《电信科学》 北大核心 2026年第3期1-18,共18页
数字调制类型智能识别技术能在合作发送方、合作接收方、干扰方、非合作接收方之间发挥重要作用,可以在合作通信模式中增强传输稳健性,还能在非合作通信模式中提升信息对抗能力。对数字调制类型智能识别的最新研究成果开展详细的综述:... 数字调制类型智能识别技术能在合作发送方、合作接收方、干扰方、非合作接收方之间发挥重要作用,可以在合作通信模式中增强传输稳健性,还能在非合作通信模式中提升信息对抗能力。对数字调制类型智能识别的最新研究成果开展详细的综述:阐述调制类型智能识别技术的研究背景和研究意义;说明基于似然比检测的统计学习方法和基于特征量提取的模式识别方法;梳理并对比数字调制类型智能识别的技术路线;最后,提出数字调制类型智能识别的当前挑战和未来展望。该研究能为掌握数字调制类型智能识别的研究现状和发展趋势提供参考。 展开更多
关键词 数字信号 调制识别 综述 统计学习 模式识别
在线阅读 下载PDF
基于线网划分的单层直角避障最小斯坦纳树算法及优化方法
20
作者 闻豪 李振松 《计算机工程与科学》 北大核心 2026年第3期411-421,共11页
在超大规模集成(VLSI)电路的布线阶段,迅速有效地创建直角避障最小斯坦纳树(ROASMT)是成功布线的重点。为此,提出了一种结合划分法和合法化的基于线网划分的单层直角避障最小斯坦纳树生成SL-ROASMT算法。通过划分扫描点区域,生成避障生... 在超大规模集成(VLSI)电路的布线阶段,迅速有效地创建直角避障最小斯坦纳树(ROASMT)是成功布线的重点。为此,提出了一种结合划分法和合法化的基于线网划分的单层直角避障最小斯坦纳树生成SL-ROASMT算法。通过划分扫描点区域,生成避障生成图(OASG),在避障生成图中筛选避障生成树并转变成引脚生成树(PST),从而将原始线网划分成多个子线网;再利用直角最小斯坦纳树(RSMT)算法对无障碍的各子线网创建直角最小斯坦纳树并合法化获得合法初始解。同时提出了基于“多段边”的全局优化和基于“类V结构”的局部优化方式。算法验证结果显示,SL-ROASMT算法较基于生成图的算法和基于边的算法平均缩短约3.6%的总线长度,且算法都在1 s内完成全部测试样例的布线。 展开更多
关键词 最小斯坦纳树 避障 布线 超大规模集成电路
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部