期刊文献+
共找到1,426篇文章
< 1 2 72 >
每页显示 20 50 100
基于Radix-4 Booth编码的并行乘法器设计 被引量:1
1
作者 范文兵 周健章 《郑州大学学报(工学版)》 CAS 北大核心 2025年第1期26-33,共8页
速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化... 速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化基数为4的改进Booth编码器和解码器,此结构采用较少的逻辑门资源,并且易对输入比特进行并行化处理。在Wallace压缩电路中,对符号扩展位进行预处理并设计新的压缩器结构,优化整个Wallace压缩模块。在第二级压缩过程中提前对高位使用纹波进位加法器结构计算,减小了多bit伪和的求和位数。在求和电路中,使用两级超前进位加法器结构,在缩短关键路径传输延时的同时避免增大芯片面积,提高了乘法器的运行速度。新型定点乘法器与已有的乘法器结构相比,减少了12.0%的面积,降低了20.5%的延时。 展开更多
关键词 Radix-4 Booth编码 面积 传输延时 编码器 解码器 Wallace压缩
在线阅读 下载PDF
应用于航空航天领域的低功耗多节点抗辐射静态随机存取存储器设计
2
作者 柏娜 李钢 +1 位作者 许耀华 王翊 《电子与信息学报》 北大核心 2025年第3期850-858,共9页
随着对太空的探索的深入,人们发现应用于航天领域的静态随机存取存储器(SRAM)易受到高能粒子轰击发生电节点翻转(SEU)和多节点翻转(SEMNU)。该文为解决SRAM的单粒子翻转问题提出一种16TSRAM单元可以用于SRAM的抗翻转应用,该单元包含3个... 随着对太空的探索的深入,人们发现应用于航天领域的静态随机存取存储器(SRAM)易受到高能粒子轰击发生电节点翻转(SEU)和多节点翻转(SEMNU)。该文为解决SRAM的单粒子翻转问题提出一种16TSRAM单元可以用于SRAM的抗翻转应用,该单元包含3个敏感节点,使用金属氧化物半导体(MOS)管堆叠结构,较大提高了单元的稳定性。在65 nm CMOS工艺下仿真证明该单元可以解决SEU和SEMNU问题。相比于SARP12T,LWS14T,SAR14T,RSP14T,EDP12T和SIS10T,MNRS16T的保持静态噪声容限(HSNM)分别提升了1.4%,54.9%,58.9%,0.7%,59.1%和107.4%。相比于SARP12T,RH12T,SAR14T,RSP14T,S8N8P16T,EDP12T和SIS10T,MNRS16T的读取静态噪声容限(RSNM)分别提升了94.3%,31.4%,90.3%,8.9%,71.5%,90.4%和90.3%。相较于SAR14T,RSP14T和EDP12T,MNRS16T的保持功率(Hpwr)降低了24.7%,33.9%和25.7%。 展开更多
关键词 单粒子翻转 抗辐射 静态随机存取存储器
在线阅读 下载PDF
处理器数据预取器安全研究综述
3
作者 刘畅 黄祺霖 +4 位作者 刘煜川 林世鸿 秦中元 陈立全 吕勇强 《电子与信息学报》 北大核心 2025年第9期3038-3056,共19页
数据预取器是现代处理器用于提高性能的重要微架构组件。然而,由于在设计之初缺乏系统性的安全评估与考量,主流商用处理器中的预取器近年来被揭示出存在严重安全隐患,已被用于针对浏览器、操作系统和可信执行环境的侧信道攻击。面对这... 数据预取器是现代处理器用于提高性能的重要微架构组件。然而,由于在设计之初缺乏系统性的安全评估与考量,主流商用处理器中的预取器近年来被揭示出存在严重安全隐患,已被用于针对浏览器、操作系统和可信执行环境的侧信道攻击。面对这类新型微架构攻击,处理器安全研究亟需解决以下关键问题:如何系统性地分析攻击方法,全面认识预取器潜在风险,量化评估预取器安全程度,从而设计更加安全的数据预取器。为解决这些问题,该文系统调研了商用处理器中已知预取器设计及相关侧信道攻击,通过提取内存访问模式,为7种预取器建立行为模型,并基于此为20种侧信道攻击建立攻击模型,系统整理了各类攻击的触发条件和泄露信息,并分析可能存在的其他攻击方法。在此基础上,该文提出1套包含3个维度和24个指标的安全性评估体系,为数据预取器的安全性提供全面量化评估。最后,该文深入探讨了防御策略、安全预取器设计思路及未来研究方向。作为首篇聚焦于商用处理器数据预取器安全问题的综述性文章,该文有助于深入了解数据预取器面临的安全挑战,推动预取器的安全性量化评估体系构建,从而为设计更加安全的数据预取器提供指导。 展开更多
关键词 计算机体系结构 处理器 数据预取器 微架构安全 侧信道攻击
在线阅读 下载PDF
一种面向AV1粗模式决策的高吞吐量硬件设计方法
4
作者 盛庆华 陶泽浩 +4 位作者 黄小芳 赖昌材 黄晓峰 殷海兵 董哲康 《电子与信息学报》 北大核心 2025年第4期1202-1214,共13页
随着视频编码标准的不断更新迭代,开放媒体联盟(AOM)发布最新视频编码标准开放媒体视频编码标准(AV1)。其中,帧内编码技术采用更加丰富的预测模式来提高预测效率,预测种类从VP9中的10种扩展至61种。为了应对预测种类增加的变化并提高硬... 随着视频编码标准的不断更新迭代,开放媒体联盟(AOM)发布最新视频编码标准开放媒体视频编码标准(AV1)。其中,帧内编码技术采用更加丰富的预测模式来提高预测效率,预测种类从VP9中的10种扩展至61种。为了应对预测种类增加的变化并提高硬件的处理吞吐能力,该文提出基于全流水线结构的AV1粗模式决策硬件架构设计。在算法层面,以4×4块为最小处理单元,按照Z顺序对64×64编码树单元(CTU)中不同尺寸的预测单元(PUs)进行粗模式决策,同时采用基于1:1 PU的代价累加近似方法来完成1:2,1:4,2:1和4:1 PU的代价计算,以减少计算复杂度;在硬件层面,设计兼容4×4至32×32等多尺寸PU的粗模式决策电路,取代为不同尺寸PU单独设计电路的方法,有效减少逻辑资源的闲置。实验结果表明,在全帧内(AI)配置下,提出的改进算法相较于AV1标准算法平均节省了45.78%的时间,提高了1.94%BD-Rate。同时,提出的硬件架构设计能够在1057个时钟周期内完成64×64 CTU的粗模式决策,使用Synopsys公司的Design Compiler 2016工具及UMC 28 nm工艺库对硬件设计综合得到,该设计能够在432.7 MHz工作频率下实时处理8k@50.6fps的视频。 展开更多
关键词 开放媒体视频编码标准 帧内预测 粗模式决策 视频编码 流水线
在线阅读 下载PDF
基于波形比对TestBench的Verilog在线自动测试系统设计
5
作者 黄继业 金清嵩 +1 位作者 李平 刘鑫 《实验室研究与探索》 北大核心 2025年第2期91-94,109,共5页
为解决Verilog编程练习需求大和现有在线测评系统无法较好地支持Verilog在线评测的问题,设计了基于波形比对TestBench的Verilog在线自动测试系统。系统将标准答案源码和学生提交代码分别仿真,得到两种输出波形并转换为txt文本加以比对,... 为解决Verilog编程练习需求大和现有在线测评系统无法较好地支持Verilog在线评测的问题,设计了基于波形比对TestBench的Verilog在线自动测试系统。系统将标准答案源码和学生提交代码分别仿真,得到两种输出波形并转换为txt文本加以比对,根据比对结果在线自动评分。根据代码正确率给出具体分数,并将代码错误信息以文本形式反馈给学生,帮助学生全面评估自身水平并快速定位纠错。该系统已部署至程序设计类实验辅助教学平台,经过教学实践,能有效提升学生的Verilog编程能力,在教学中取得了显著成效。 展开更多
关键词 Verilog在线自动测试 OJ系统 测试基准 波形比对
在线阅读 下载PDF
基于概率模型的集成电路寄生参数提取算法
6
作者 陈家瑞 吴昭怡 +2 位作者 游勇杰 陈忆鹭 林智锋 《电子与信息学报》 北大核心 2025年第9期3198-3207,共10页
随着特征尺寸的不断缩小,寄生参数提取对于整体电路性能变得越来越重要。为了实现更快的设计收敛,该文提出一种基于概率的寄生参数提取算法,用于全局布线后的时序分析。通过一种新颖的基于网格的数据表示方法,该文开发了一种分区策略,... 随着特征尺寸的不断缩小,寄生参数提取对于整体电路性能变得越来越重要。为了实现更快的设计收敛,该文提出一种基于概率的寄生参数提取算法,用于全局布线后的时序分析。通过一种新颖的基于网格的数据表示方法,该文开发了一种分区策略,以有效地捕获耦合导线段;然后构建了一个基于概率的平均模型,用于加速导线间距的计算;最后提出一种耦合效应感知的提取方法,以计算出精确的互连寄生参数。该文使用28 nm和7 nm技术节点下的工业电路评估所提出的算法。实验结果表明,所生成的寄生参数与领先的商业工具Innovus具有强相关性,并且运行时间比Innovus快了21.6%。 展开更多
关键词 超大规模集成电路 寄生参数提取 时序分析 全局布线
在线阅读 下载PDF
高能效格基后量子密码并行采样算法与硬件结构研究 被引量:1
7
作者 别梦妮 李伟 +3 位作者 付秋兴 陈韬 杜怡然 南龙梅 《电子学报》 北大核心 2025年第2期420-430,共11页
在后量子密码高速演进的过程中,为兼顾灵活性与高效性的需求,本文面向多种格基后量子密码算法提出了一款并行可重构的采样加速器.本文结合数学推导分别提出了7种采样的高效并行实现模型,并从中提炼了4种共同运算逻辑.以这4种共同运算逻... 在后量子密码高速演进的过程中,为兼顾灵活性与高效性的需求,本文面向多种格基后量子密码算法提出了一款并行可重构的采样加速器.本文结合数学推导分别提出了7种采样的高效并行实现模型,并从中提炼了4种共同运算逻辑.以这4种共同运算逻辑为核心,引入数据重排限制运算数据的有效位宽,提高了拒绝采样的接受率并简化了运算逻辑,提出了一种高能效的可重构并行采样算法.为提升采样算法的硬件实现效能,本文采用蝴蝶变换网络在单个时钟周期内完成任意有效位宽数据的并行切分、归并与查找,高效实现了算法前后处理的并行化,构建了参数化的并行可重构采样加速器架构模型,结合实验探索,提出了一款数据带宽为1 024 bit的并行可重构采样加速器.实验结果表明,使用40 nm CMOS工艺库,在ss、125℃工艺角条件下进行后仿,电路最高工作频率可达到667 MHz,平均功耗为0.54 W.完成256点均匀采样需6 ns,完成256点拒绝值小于216的拒绝采样平均仅需22.5 ns,完成256点8 bit以内的二项采样需18 ns,完成509点简单三值采样需36 ns,完成701点非负相关三值采样需124.5 ns,完成509点固定权重三值采样需11.18μs,完成一次Falcon算法中的离散高斯采样需3 ns.与现有研究相比,本文提出的采样器完成一次均匀-拒绝采样的能耗值降低了约30.23%,完成一次二项采样的能耗值降低了约31.6%. 展开更多
关键词 后量子密码算法 采样器 高能效 可重构
在线阅读 下载PDF
基于改进拉普拉斯变换的PCB电路边缘检测方法 被引量:1
8
作者 陈泽明 单文桃 +1 位作者 徐成 张陈 《激光杂志》 北大核心 2025年第2期82-87,共6页
针对PCB板中存在复杂纹理、细微瑕疵及其多样性的问题,提出一种专为PCB板内部电路设计的边缘检测方法。首先,采用自适应局部降噪滤波对图像进行预处理,降低噪声干扰。其次,通过对拉普拉斯变换结果取绝对值,增强边缘信息。接着,引入直线... 针对PCB板中存在复杂纹理、细微瑕疵及其多样性的问题,提出一种专为PCB板内部电路设计的边缘检测方法。首先,采用自适应局部降噪滤波对图像进行预处理,降低噪声干扰。其次,通过对拉普拉斯变换结果取绝对值,增强边缘信息。接着,引入直线检测核进行二次卷积运算,并计算结果的“欧几里德范数”,进一步突出边缘特征。最后,通过局部阈值分割技术,精确提取电路边缘。实验结果表明,与传统边缘检测算法相比,该方法的抗干扰性能提升1.5倍,对PCB板电路边缘检测效果较好。 展开更多
关键词 PCB板 边缘检测 自适应局部降噪滤波 拉普拉斯变换 局部阈值分割
在线阅读 下载PDF
射频微系统中混频杂散的研究和计算
9
作者 李成凯 王磊 +4 位作者 张鹏飞 要志宏 王朋 姜文 龚书喜 《现代雷达》 北大核心 2025年第6期69-74,共6页
随着半导体元器件的快速发展,传统民航雷达、气象雷达、卫星导航、车载电台等多个独立子系统演变成了多种功能协同工作的一体化微系统,前端的射频模块设计从传统混合集成技术、多芯片通道化技术向射频系统级封装(RF-SIP)多芯片模块化技... 随着半导体元器件的快速发展,传统民航雷达、气象雷达、卫星导航、车载电台等多个独立子系统演变成了多种功能协同工作的一体化微系统,前端的射频模块设计从传统混合集成技术、多芯片通道化技术向射频系统级封装(RF-SIP)多芯片模块化技术发展,因此系统的体积可以缩小到原先的一半。采用三维堆叠技术的RF-SIP内部可以集成一次、两次甚至多次变频,在其狭小的空间内部,混频杂散的抑制是一个难题。为了更好地避免杂散信号的产生,文中借鉴了诸多前人的研究,并结合实际工作中的测试经验,研究了一种新型混频杂散的计算方法。该方法解决了传统计算工具中计算混频杂散的完备问题,并采用C#编写成小工具,集成在微波辅助测试软件Locverk PBS内部。从事射频组件设计、测试的工程师或者方案规划人员,可在项目初期辅助分析和设计混频方案,以降低项目的设计和研发周期。 展开更多
关键词 混频杂散 交调信号 虚假信号 混频方案 杂散计算
在线阅读 下载PDF
高增益MO-TFT心率信号检测前置放大器研究
10
作者 吴朝晖 陈家琳 +1 位作者 赵明剑 李斌 《华南理工大学学报(自然科学版)》 北大核心 2025年第3期80-87,共8页
金属氧化物薄膜晶体管(MO-TFT)可以用来实现检测心率信号的柔性可穿戴系统,但MO-TFT缺少高性能互补器件,导致实现的前置放大器增益较小,而且MO-TFT器件的性能较差,给后级模块的设计带来了困难。为提升前置放大器的增益,降低后级电路对... 金属氧化物薄膜晶体管(MO-TFT)可以用来实现检测心率信号的柔性可穿戴系统,但MO-TFT缺少高性能互补器件,导致实现的前置放大器增益较小,而且MO-TFT器件的性能较差,给后级模块的设计带来了困难。为提升前置放大器的增益,降低后级电路对器件性能的要求,该文提出了一种共源共栅电容自举结构前置放大器。该前置放大器主要由外部耦合偏置模块和核心放大器模块构成;核心放大器模块使用稳定性好、输出电压摆幅大和功耗低的电容自举技术,并结合了共源共栅结构,以提升电路的整体增益;外部耦合偏置模块使用功耗较低、输入阻抗较大和工作点设置简单的交流耦合外部偏置结构,以满足心率信号检测前置放大器的带通要求。采用10μm IZO-TFT工艺对所提出的前置放大器进行设计和流片测试,结果表明:在20 V电源电压条件下,该放大器的增益为35 dB,带宽为2 Hz~2 kHz,噪声均方根值为118.2μV,功耗为0.1 mW,实现的前置放大器满足心率信号检测要求;与现有的MO-TFT心率信号检测前置放大器相比,所设计的前置放大器增益提升了约10 dB,降低了后级模块对器件性能的要求,有利于实现模拟信号的数字化,保持信号的完整性。 展开更多
关键词 金属氧化物薄膜晶体管 心率信号检测 前置放大器 电容自举结构
在线阅读 下载PDF
针对SM4的选择明文攻击:线性运算带来的难题与对策
11
作者 唐啸霖 冯燕 +2 位作者 李志强 郭叶 龚关飞 《电子与信息学报》 北大核心 2025年第8期2791-2799,共9页
在硬件安全领域,各种侧信道攻击已受到广泛关注,这类攻击利用硬件泄漏的物理信息来推断密钥等敏感信息,其中能量分析攻击是最受关注的侧信道攻击技术之一。针对高级加密标准的能量分析攻击方法相对成熟,对于SM4算法,由于其轮运算包含特... 在硬件安全领域,各种侧信道攻击已受到广泛关注,这类攻击利用硬件泄漏的物理信息来推断密钥等敏感信息,其中能量分析攻击是最受关注的侧信道攻击技术之一。针对高级加密标准的能量分析攻击方法相对成熟,对于SM4算法,由于其轮运算包含特殊的线性变换模块,使得能量分析攻击更加困难。针对SM4的选择明文攻击方法可以规避线性变换模块带来的运算复杂度,但这些方法面临以下难题:如何构造四轮选择明文、如何恢复初始密钥、如何分辨对称攻击结果,以及如何排除高相关性错误猜测值。该文在深入分析难题产生原因的基础上,提出了相应的对策,并对SM4算法实现进行了能量分析攻击实验,结果表明:所提应对策略,能有效解决在SM4的选择明文攻击过程中,线性运算带来的难题。 展开更多
关键词 SM4算法 能量分析攻击 选择明文 线性运算
在线阅读 下载PDF
格基后量子密码的可重构NTT运算单元与高效调度算法研究
12
作者 付秋兴 李伟 +2 位作者 别梦妮 陈韬 南龙梅 《电子学报》 北大核心 2025年第4期1182-1191,共10页
为进一步提高格基后量子密码算法中多项式乘法的运算速率,同时考虑到不同格基密码中多项式乘法参数各异的现状,本文提出了一种面向高速的可重构数论变换(Number Theoretic Transforms,NTT)运算单元,并提出了相应的数据调度方案解决时序... 为进一步提高格基后量子密码算法中多项式乘法的运算速率,同时考虑到不同格基密码中多项式乘法参数各异的现状,本文提出了一种面向高速的可重构数论变换(Number Theoretic Transforms,NTT)运算单元,并提出了相应的数据调度方案解决时序冲突和空间冲突问题.本文首先分析了不同格基后量子密码算法中NTT算法的运算特征,提出一款4×4的可重构运算单元,满足不同位宽的基2/3/4-NTT运算需求.其次,基于上述硬件设计提出了一种针对基4-NTT算法的数据调度方案,解决了高并行多流水级设计下的时序冲突问题.最后,提出了基于m-着色算法的多Bank数据存储方案,解决数据访问冲突的问题.实验结果表明,本文设计的硬件结构具备实现基2/3/4-NTT及其逆运算功能,能够支持Kyber、Dilithium在内的多种格基后量子密码算法,硬件支持最大并行度为4.为进一步验证本文硬件设计的优越性,在Xilinx Virtex-7器件上进行实验验证,工作频率达169 MHz,可在0.40μs内完成NTT算法功能,ATP降低约42%;在40 nm CMOS工艺节点进行综合实现,与现有的设计相比,本文的硬件设计AT积降低18%~90%. 展开更多
关键词 后量子密码 NTT 可重构 并行化 高速
在线阅读 下载PDF
芯粒互联接口中多协议支持技术及标准化研究
13
作者 何星洋 周宏伟 +2 位作者 周雨萱 孙玉波 黎梦金 《计算机工程与科学》 北大核心 2025年第9期1521-1534,共14页
通过芯粒集成构建更大规模的芯片成为后摩尔时代突破芯片工艺墙、存储墙、功耗墙和扩展性墙的有效手段。制定芯粒互联接口规范是实现异构芯粒集成的前提,对于简化芯粒适配、提高芯粒和芯粒互联接口复用和加速多芯粒SoC芯片设计具有重要... 通过芯粒集成构建更大规模的芯片成为后摩尔时代突破芯片工艺墙、存储墙、功耗墙和扩展性墙的有效手段。制定芯粒互联接口规范是实现异构芯粒集成的前提,对于简化芯粒适配、提高芯粒和芯粒互联接口复用和加速多芯粒SoC芯片设计具有重要意义。由于不同类型的芯粒在协议层采用不同的协议标准,芯粒互联接口需要支持多个协议。为此,提出一种按大类支持的多协议支持技术,将协议根据其报文特点分为两类,一类为符合固定模式特点的协议,另一类为符合流模式特点的协议。该技术可以直接支持符合这两类报文特点的协议,对不符合这两类的报文类型则通过“原生模式”间接支持。该技术还支持任意两个协议并发并且可以更高效地支持CXL和UCIe。该技术通过微包级兼容技术提高了对各种协议间接支持的效率,通过把链路管理信息在数据负载中的填充交由协议层负责实现了协议层与适配器层彻底解耦。在此基础上,设计了支持PCIe和CXL.mc协议并发执行的芯粒互联接口,搭建了仿真验证环境。实验结果表明了所提技术支持多个协议和支持多协议并发的可行性和正确性。 展开更多
关键词 芯粒集成 芯粒互联规范 芯粒互联接口 多协议支持技术 协议并发
在线阅读 下载PDF
基于VCSEL的无磁温控系统设计
14
作者 刘宇 荀宇洁 +1 位作者 曾中明 吴东岷 《激光杂志》 北大核心 2025年第1期16-22,共7页
垂直腔面发射激光器(Vertical-cavity surface-emitting laser,VCSEL)是小型化原子磁强计的重要组成部分,为了满足原子磁强计对高稳定性、高灵敏度激光器温控系统的需求,研究了一套基于XILINX-7000系列Zynq7020芯片的无磁高频加热电路,... 垂直腔面发射激光器(Vertical-cavity surface-emitting laser,VCSEL)是小型化原子磁强计的重要组成部分,为了满足原子磁强计对高稳定性、高灵敏度激光器温控系统的需求,研究了一套基于XILINX-7000系列Zynq7020芯片的无磁高频加热电路,通过增量式PID算法实现高频加热信号的幅度调制,该电路既可以稳定控制VCSEL的温度,又可以避免产生低频磁场。Zynq7020具有独特的PS(Processing System)和PL(Programmable Logic)架构,利用PL端的高速并行性驱动多个外围芯片,利用PS端的灵活便捷性进行增量式PID的计算,二者通过Block RAM共享缓存数据,实现了对VCSEL温度的闭环控制。经测试,该系统可以对VCSEL实现快速、稳定的温度控制,其在200 s内便可加热至80℃,且温度稳定性高于±0.003℃;在外加电流干扰时可于20 s内恢复稳定,具有良好的抗干扰性。 展开更多
关键词 VCSEL 原子磁强计 温控系统 Zynq7020、PID算法
在线阅读 下载PDF
BOPPPS教学模式下环境工程综合实验的教学设计与实践 被引量:3
15
作者 刘俊杰 梁宝瑞 +2 位作者 李婧男 宋娜 汪群慧 《实验室研究与探索》 北大核心 2025年第2期95-100,共6页
为解决学生实验课学习兴趣不高、参与度不够、工程和创新思维训练薄弱等问题,基于课程教学目标和课程设计思路,将BOPPPS教学模式引入环境工程综合实验,借助学习通、虚拟仿真实验等线上平台和线下实验操作平台,以粉煤灰配制混凝土实验为... 为解决学生实验课学习兴趣不高、参与度不够、工程和创新思维训练薄弱等问题,基于课程教学目标和课程设计思路,将BOPPPS教学模式引入环境工程综合实验,借助学习通、虚拟仿真实验等线上平台和线下实验操作平台,以粉煤灰配制混凝土实验为例进行教学设计与实践。实践证明,BOPPPS教学模式可激发学生学习的兴趣和参与度,促进学生的自主学习和创造性思维,提升学生学习效果和综合素质。这种教学模式在教学实践中具有重要意义,为教学研究提供新的视角和方法。 展开更多
关键词 环境工程 综合实验 教学模式 教学设计
在线阅读 下载PDF
一种高性能PCIe接口设计与实现
16
作者 张梅娟 辛昆鹏 周迁 《现代电子技术》 北大核心 2025年第8期70-74,共5页
多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计... 多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计PCIe DMA与处理器Cache一致性功能,能解决DMA传输完成后软件Cache同步耗时严重的问题,使速率提升3.8倍,达到1 450 MB/s。在硬件设计上DMA支持链表模式,通过描述符链表将分散的内存集聚起来,一次DMA启动可完成多个非连续地址内存的数据传输,并优化与改进软件驱动中分散集聚DMA实现方式,充分利用硬件Cache一致性功能,进一步提升10%的传输速率,最终达到PCIe 2.0×4理论带宽的80%。此外,该PCIe接口采用多通道DMA的设计,最大支持8路独立DMA读写通道,可应用于多核多任务并行传输数据的应用场景,更进一步提升整体数据传输带宽。经验证,该PCIe接口具有良好的稳定性和高效性,最大可支持8通道数据并行传输,且单通道传输速率可达到理论速率的80%。 展开更多
关键词 PCIe接口 DMA控制器 高速数据传输 CACHE一致性 多通道设计 分散集聚 链表模式
在线阅读 下载PDF
一种可编程异构芯片设计方法应用于视频桥接
17
作者 王潘丰 蔡懿慈 《电子学报》 北大核心 2025年第1期72-83,共12页
随着智能时代的到来,越来越多的设备拥有摄像头和显示屏,而它们具有各种各样不同接口和视频格式,视频桥接面临新的挑战.以往的解决方案是根据接口和视频格式的需求采用不同的电路,如现场可编程门阵列(Field Programmable Gate Array,FP... 随着智能时代的到来,越来越多的设备拥有摄像头和显示屏,而它们具有各种各样不同接口和视频格式,视频桥接面临新的挑战.以往的解决方案是根据接口和视频格式的需求采用不同的电路,如现场可编程门阵列(Field Programmable Gate Array,FPGA)、图形处理器(Graphics Processing Unit,GPU)和专用集成电路(Application Specific Integrated Circuit,ASIC)等.但这种单一的电路模式难以同时满足低成本、超低功耗和小型化的要求,尤其是在移动显示领域.本文提出了一种新的异构体系架构,它将FPGA、微控制单元(MicroController Unit,MCU)、ASIC和存储器无缝集成到一个芯片中.该芯片不仅实现了小型化,而且具有低成本和低功耗的优势;更重要的是该款芯片可以支持不同接口和视频格式的桥接需求.针对不同算法的应用,本文给出了使用该芯片的评估方法和解决方案,为架构设计提供了依据.该芯片已成功在22 nm工艺流片,整体尺寸约为4 mm×4 mm,总功耗约为200 mW.它可以支持3840×2160分辨率和144 Hz刷新率的视频输入格式,1080×2340分辨率和90 Hz刷新率的视频输出格式.在实现同样视频桥接功能的应用时,本文所提芯片的面积和功耗均小于AMD芯片XC7K325T和Zynq Z7035的1/10.换而言之,针对此类场景的应用,本文方案在成本和功耗方面相比于传统商业FPGA有显著优化. 展开更多
关键词 异构架构 可编程 现场可编程门阵列(FPGA) 专用集成电路(ASIC) 视频桥接 低功耗
在线阅读 下载PDF
面向深度神经网络图像压缩的高性能算术编码硬件设计
18
作者 宋赛 崔昭 +3 位作者 詹尹僧 杨进祯 陆明 田静 《电子与信息学报》 北大核心 2025年第9期3230-3240,共11页
随着深度学习驱动的图像压缩技术迅速发展,面向深度神经网络(DNN)的图像压缩亟需一种高性能熵编码架构,以满足对高速压缩的实际需求。针对传统熵编码在硬件实现中面临的运算延迟与资源开销瓶颈,该文提出并实现了一种基于现场可编程逻辑... 随着深度学习驱动的图像压缩技术迅速发展,面向深度神经网络(DNN)的图像压缩亟需一种高性能熵编码架构,以满足对高速压缩的实际需求。针对传统熵编码在硬件实现中面临的运算延迟与资源开销瓶颈,该文提出并实现了一种基于现场可编程逻辑门阵列(FPGA)的高效Range Asymmetric Numeral Systems(RANS)算术编码架构。在设计优化方面,首先引入硬件友好的除法变乘法策略降低除法与取模运算的延迟;其次结合细粒度量化与精度校准机制,在减少资源消耗的同时保证计算精度;最后,基于交织并行设计思想实现可调多通道高速压缩路径,大幅提升系统吞吐率。该架构部署于Xilinx Kintex-7 XC7K325T FPGA平台,在可控压缩率损失下,实现了高达191.97 MSymbol/s的吞吐性能,与现有最新熵编码硬件方案齐平,同时在资源利用率与系统扩展性方面也展现出显著优势,具备良好的工程应用潜力。 展开更多
关键词 熵编码 图像压缩 FPGA 区间非对称数值系统(RANS)
在线阅读 下载PDF
SS-LMS自适应均衡算法的CTLE设计
19
作者 唐明华 尤浩龙 +2 位作者 李刚 赵珍阳 陈建军 《国防科技大学学报》 北大核心 2025年第1期190-197,共8页
随着先进工艺和技术的不断进步,要想保证数据在高速传输中的正确性,均衡器需要有更高的补偿和更低的功耗,才能实现高效通信。基于12 nm互补金属氧化物半导体工艺,设计了一种高增益、低功耗的自适应连续时间线性均衡器(continuous time l... 随着先进工艺和技术的不断进步,要想保证数据在高速传输中的正确性,均衡器需要有更高的补偿和更低的功耗,才能实现高效通信。基于12 nm互补金属氧化物半导体工艺,设计了一种高增益、低功耗的自适应连续时间线性均衡器(continuous time linear equalizer,CTLE),该均衡器采用2级级联结构来补偿信道衰减,并提高接收信号的质量。此外,自适应模块通过采用符号-符号最小均方误差(sign-sign least mean square,SS-LMS)算法,使抽头系数加快了收敛速度。仿真结果表明,当传输速率为16 Gbit/s时,均衡器可以补偿-15.53 dB的半波特率通道衰减,均衡器系数在16×10^(4)个单元间隔数据内收敛,并且收敛之后接收误码率低于10^(-12)。 展开更多
关键词 连续时间线性均衡器 自适应 符号-符号最小均方误差算法
在线阅读 下载PDF
面向智慧农业多频多模无线通信的宽带射频接收机前端电路设计 被引量:1
20
作者 陈新菡 张叶茂 +1 位作者 刘明 潘宇 《智慧农业导刊》 2025年第6期1-9,共9页
智慧农业作为高度现代化的新型农业模式,是推动农业新质生产力发展的重要支撑。智慧农业通过大量农业生产数据的收集、传输、分析和处理,实现信息共享和协同作业。为满足智慧农业物联网(IOT)无线通信设备低成本、小型化、兼容多种通信... 智慧农业作为高度现代化的新型农业模式,是推动农业新质生产力发展的重要支撑。智慧农业通过大量农业生产数据的收集、传输、分析和处理,实现信息共享和协同作业。为满足智慧农业物联网(IOT)无线通信设备低成本、小型化、兼容多种通信协议、信号高保真度和低功耗的发展需求,针对智慧农业物联网技术中3G/4G/5G、LoRa、NB-IOT、ZigBee、Wi-Fi、蓝牙(Bluetooth)和RFID等通信协议应用,设计一款可以兼容上述多种频段、多种模式无线通信的宽带(0.8~5.2 GHz)射频信号接收机前端电路。基于0.18μm CMOS设计工艺,电路采用电流模式直接下变频结构,由宽带有源巴伦低噪声跨导放大器(LNTA)、电流模式无源混频器及低输入阻抗的跨阻放大器(TIA)组成,具有良好的转换增益和线性度,提高了对带外干扰的鲁棒性。通过噪声和失真消除技术提高降噪性能,采用宽带共栅-共源(CG-CS)LNTA和电流镜技术来实现更好的输入阻抗匹配和提高电路增益。采用分别由占空比为50%的I、Q两路本振信号驱动的开关管串联实现的25%占空比开关混频级,与50%占空比开关混频级相比,下变频增益提高3 dB,降低噪声系数。跨阻放大器采用跨导增强技术实现低输入阻抗和高跨阻增益,提高电流利用效率和线性度。设计的核心电路(射频和基带信号路径)功耗为24.6 mW,在0.8~5.2 GHz工作频带内的电压转换增益为33.5~35.1 dB,噪声系数(NF)为7.9~9.28 dB,输入三阶交调点IIP3为7.82~9.93 dBm。设计的高性能接收机前端电路可广泛应用于智慧农业物联网各类需要无线通信的设备电路中,助力农业生产的信息化、集约化、自动化和智能化升级。 展开更多
关键词 智慧农业物联网 无线通信 宽带 电流模式 射频接收机前端
在线阅读 下载PDF
上一页 1 2 72 下一页 到第
使用帮助 返回顶部