期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到4,366篇文章
< 1 2 … 219 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于Radix-4 Booth编码的并行乘法器设计 被引量：1
1
作者 范文兵 周健章 《郑州大学学报（工学版）》 CAS 北大核心 2025年第1期26-33,共8页
速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化... 速度和面积是评价乘法器单元性能优劣的两个基本指标。针对当前乘法器设计难以平衡版图面积和传输延时的问题,采用Radix-4 Booth算法,设计了一种新型的16位有符号定点乘法器。在部分积生成过程中,首先改进对乘数的取补码电路,然后优化基数为4的改进Booth编码器和解码器,此结构采用较少的逻辑门资源,并且易对输入比特进行并行化处理。在Wallace压缩电路中,对符号扩展位进行预处理并设计新的压缩器结构,优化整个Wallace压缩模块。在第二级压缩过程中提前对高位使用纹波进位加法器结构计算,减小了多bit伪和的求和位数。在求和电路中,使用两级超前进位加法器结构,在缩短关键路径传输延时的同时避免增大芯片面积,提高了乘法器的运行速度。新型定点乘法器与已有的乘法器结构相比,减少了12.0%的面积,降低了20.5%的延时。 展开更多
关键词 Radix-4 Booth编码 面积 传输延时 编码器 解码器 Wallace压缩
在线阅读 下载PDF
用于缺陷检测的YOLOv8轻量化设计方法 被引量：3
2
作者 艾峰 邓耀华 《电子测量技术》 北大核心 2025年第4期181-190,共10页
在大规模制造的端侧产线工业质检应用中,由于算力、成本和功耗等因素的限制,将深度学习模型裁剪并部署到小型算力的边缘设备上变得尤为重要。针对铝型材复杂缺陷检测这一应用场景,基于YOLOv8设计了缺陷检测模型。首先,通过轻量化结构设... 在大规模制造的端侧产线工业质检应用中,由于算力、成本和功耗等因素的限制,将深度学习模型裁剪并部署到小型算力的边缘设备上变得尤为重要。针对铝型材复杂缺陷检测这一应用场景,基于YOLOv8设计了缺陷检测模型。首先,通过轻量化结构设计,结合局部自注意力机制提升细微缺陷提取能力;采用空间通道下采样替代传统下采样卷积;并提出结合混合局部通道注意力机制的C2f-M模块。然后,基于双向特征金字塔网络设计了SC-BiFPN颈部网络,增强了多尺度特征融合能力。接着,设计任务动态对齐的特征检测头TDADH,充分利用多层次特征,实现更精准的目标定位与分类;采用MPDIoU损失函数增强边界框回归能力。最后,通过Taylor方法对YOLOv8进行裁剪,显著减少模型参数量和计算成本。实验结果表明,轻量化YOLOv8模型在铝材表面缺陷数据集上的参数量降低至原模型的36.7%,计算量减少40%,模型体积缩小62%;同时,检测精确度、召回率及mAP@50-95分别提升0.3%、1.1%、4.8%。该方法有效解决了端侧部署中的计算复杂度与检测性能平衡问题,为小型算力硬件上的高效缺陷检测提供了可行方案。 展开更多
关键词 缺陷检测 双向特征金字塔 损失函数 任务动态对齐 剪枝
在线阅读 下载PDF
基于波形比对TestBench的Verilog在线自动测试系统设计 被引量：1
3
作者 黄继业 金清嵩 +1 位作者 李平 刘鑫 《实验室研究与探索》 北大核心 2025年第2期91-94,109,共5页
为解决Verilog编程练习需求大和现有在线测评系统无法较好地支持Verilog在线评测的问题,设计了基于波形比对TestBench的Verilog在线自动测试系统。系统将标准答案源码和学生提交代码分别仿真,得到两种输出波形并转换为txt文本加以比对,... 为解决Verilog编程练习需求大和现有在线测评系统无法较好地支持Verilog在线评测的问题,设计了基于波形比对TestBench的Verilog在线自动测试系统。系统将标准答案源码和学生提交代码分别仿真,得到两种输出波形并转换为txt文本加以比对,根据比对结果在线自动评分。根据代码正确率给出具体分数,并将代码错误信息以文本形式反馈给学生,帮助学生全面评估自身水平并快速定位纠错。该系统已部署至程序设计类实验辅助教学平台,经过教学实践,能有效提升学生的Verilog编程能力,在教学中取得了显著成效。 展开更多
关键词 Verilog在线自动测试 OJ系统 测试基准 波形比对
在线阅读 下载PDF
气体放电与等离子体在芯片制造领域中的应用
4
作者 付洋洋 王新新 +11 位作者 邹晓兵 韩星 陈佳毅 张东荷雨 陈健东 林楚彬 杨栋 贾鸿宇 王倩 郑博聪 赵凯 肖舒 《高电压技术》 北大核心 2025年第8期4458-4477,共20页
放电等离子体广泛应用于半导体芯片制造,包括光刻、刻蚀、薄膜沉积、离子注入、等离子体清洗等,其技术总成占据集成电路产业份额1/3以上,已发展成为芯片制造工艺与装备领域的关键核心技术。该文对气体放电与等离子体在芯片制造领域的典... 放电等离子体广泛应用于半导体芯片制造,包括光刻、刻蚀、薄膜沉积、离子注入、等离子体清洗等,其技术总成占据集成电路产业份额1/3以上,已发展成为芯片制造工艺与装备领域的关键核心技术。该文对气体放电与等离子体在芯片制造领域的典型应用进行了概述。首先,针对光刻光源系统,介绍了气体放电泵浦准分子激光、激光产生等离子体辐射极紫外光的基本原理,其本质都是利用等离子体产生的光辐射;其次,针对刻蚀用射频等离子体,介绍了低气压射频放电的产生、特性、调控及相关工艺技术;再次,对薄膜工艺、离子注入装备原理及相关放电等离子体技术原理进行了介绍与讨论;随后,在量测与检测方面,分别介绍了光学检测与电子束检测的特点,阐述了激光维持等离子体实现宽谱强辐射光源的基本原理与特性;最后,介绍了基于辉光放电的等离子体清洗技术,以及其在去除刻蚀残留物中的应用。通过总结梳理气体放电与等离子体在半导体制造领域中的应用及相关核心技术,明晰放电等离子体科学基础研究方向,助力解决半导体装备国产化过程中的等离子体技术瓶颈。 展开更多
关键词 气体放电 等离子体 芯片制造 气体激光 等离子体辐射 射频放电 等离子体刻蚀 激光维持等离子体 辉光放电清洗
在线阅读 下载PDF
高增益MO-TFT心率信号检测前置放大器研究
5
作者 吴朝晖 陈家琳 +1 位作者 赵明剑 李斌 《华南理工大学学报(自然科学版)》 北大核心 2025年第3期80-87,共8页
金属氧化物薄膜晶体管(MO-TFT)可以用来实现检测心率信号的柔性可穿戴系统,但MO-TFT缺少高性能互补器件,导致实现的前置放大器增益较小,而且MO-TFT器件的性能较差,给后级模块的设计带来了困难。为提升前置放大器的增益,降低后级电路对... 金属氧化物薄膜晶体管(MO-TFT)可以用来实现检测心率信号的柔性可穿戴系统,但MO-TFT缺少高性能互补器件,导致实现的前置放大器增益较小,而且MO-TFT器件的性能较差,给后级模块的设计带来了困难。为提升前置放大器的增益,降低后级电路对器件性能的要求,该文提出了一种共源共栅电容自举结构前置放大器。该前置放大器主要由外部耦合偏置模块和核心放大器模块构成;核心放大器模块使用稳定性好、输出电压摆幅大和功耗低的电容自举技术,并结合了共源共栅结构,以提升电路的整体增益;外部耦合偏置模块使用功耗较低、输入阻抗较大和工作点设置简单的交流耦合外部偏置结构,以满足心率信号检测前置放大器的带通要求。采用10μm IZO-TFT工艺对所提出的前置放大器进行设计和流片测试,结果表明:在20 V电源电压条件下,该放大器的增益为35 dB,带宽为2 Hz~2 kHz,噪声均方根值为118.2μV,功耗为0.1 mW,实现的前置放大器满足心率信号检测要求;与现有的MO-TFT心率信号检测前置放大器相比,所设计的前置放大器增益提升了约10 dB,降低了后级模块对器件性能的要求,有利于实现模拟信号的数字化,保持信号的完整性。 展开更多
关键词 金属氧化物薄膜晶体管 心率信号检测 前置放大器 电容自举结构
在线阅读 下载PDF
CMOS兼容高Q值微机电系统悬浮片上螺旋电感 被引量：7
6
作者 卢冲赢 徐立新 +2 位作者 李建华 付博 欧修龙 《兵工学报》 EI CAS CSCD 北大核心 2014年第5期634-639,共6页
利用微机电系统（MEMS）表面微加工技术设计并制作了一种应用于无线电引信射频前端的CMOS兼容高Q值悬浮片上螺旋电感.电感的制作工艺在热预算和材料选择上均具有良好的CMOS兼容特性.通过采用铜金属悬浮线圈结构减小了片上螺旋电感损耗因... 利用微机电系统（MEMS）表面微加工技术设计并制作了一种应用于无线电引信射频前端的CMOS兼容高Q值悬浮片上螺旋电感.电感的制作工艺在热预算和材料选择上均具有良好的CMOS兼容特性.通过采用铜金属悬浮线圈结构减小了片上螺旋电感损耗因素,显著提高了片上螺旋电感Q值.采用电磁场有限元分析软件HFSS对该电感模型进行了仿真研究,完成了悬浮片上螺旋电感的制备并进行了测量.测量结果表明：所设计的CMOS兼容MEMS悬浮片上螺旋电感Q值在1～7.6GHz测量频段均大于20,在7.4 GHz频段最大值达到了38. 展开更多
关键词 兵器科学与技术 微机电系统 CMOS兼容工艺 悬浮片上螺旋电感 Q值 无线电引信
在线阅读 下载PDF
应用于航空航天领域的低功耗多节点抗辐射静态随机存取存储器设计
7
作者 柏娜 李钢 +1 位作者 许耀华 王翊 《电子与信息学报》 北大核心 2025年第3期850-858,共9页
随着对太空的探索的深入,人们发现应用于航天领域的静态随机存取存储器(SRAM)易受到高能粒子轰击发生电节点翻转(SEU)和多节点翻转(SEMNU)。该文为解决SRAM的单粒子翻转问题提出一种16TSRAM单元可以用于SRAM的抗翻转应用,该单元包含3个... 随着对太空的探索的深入,人们发现应用于航天领域的静态随机存取存储器(SRAM)易受到高能粒子轰击发生电节点翻转(SEU)和多节点翻转(SEMNU)。该文为解决SRAM的单粒子翻转问题提出一种16TSRAM单元可以用于SRAM的抗翻转应用,该单元包含3个敏感节点,使用金属氧化物半导体(MOS)管堆叠结构,较大提高了单元的稳定性。在65 nm CMOS工艺下仿真证明该单元可以解决SEU和SEMNU问题。相比于SARP12T,LWS14T,SAR14T,RSP14T,EDP12T和SIS10T,MNRS16T的保持静态噪声容限(HSNM)分别提升了1.4%,54.9%,58.9%,0.7%,59.1%和107.4%。相比于SARP12T,RH12T,SAR14T,RSP14T,S8N8P16T,EDP12T和SIS10T,MNRS16T的读取静态噪声容限(RSNM)分别提升了94.3%,31.4%,90.3%,8.9%,71.5%,90.4%和90.3%。相较于SAR14T,RSP14T和EDP12T,MNRS16T的保持功率(Hpwr)降低了24.7%,33.9%和25.7%。 展开更多
关键词 单粒子翻转 抗辐射 静态随机存取存储器
在线阅读 下载PDF
集成电路制造装备发展态势及关键技术分析
8
作者 张慧婧 胡思思 +1 位作者 盖爽 王洪燕 《机械设计与制造》 北大核心 2025年第10期103-110,116,共9页
集成电路制造装备作为集成电路技术不断迭代升级的基石,对集成电路产业的发展至关重要。以集成电路核心制造装备以及光刻机、刻蚀机、离子注入机细分领域为研究对象,综合运用文献调研、专家咨询和专利分析等方法,从技术发展趋势、地域... 集成电路制造装备作为集成电路技术不断迭代升级的基石,对集成电路产业的发展至关重要。以集成电路核心制造装备以及光刻机、刻蚀机、离子注入机细分领域为研究对象,综合运用文献调研、专家咨询和专利分析等方法,从技术发展趋势、地域分布、重要机构、主要技术布局、关键技术领域分布等方面梳理了集成电路核心制造装备技术发展现状。研究发现,美国、日本集成电路核心制造装备技术全球领先;我国相关专利申请数量虽然处于上游水平,但迫切需要在关键技术领域布局上进一步提升自主可控能力。在此基础上,对我国集成电路制造装备领域的发展提出了建议,为我国集成电路核心制造装备领域的关键技术突破、科技创新等提供决策支撑。 展开更多
关键词 集成电路 集成电路制造 核心制造装备 专利分析 技术趋势 技术识别
在线阅读 下载PDF
处理器数据预取器安全研究综述
9
作者 刘畅 黄祺霖 +4 位作者 刘煜川 林世鸿 秦中元 陈立全 吕勇强 《电子与信息学报》 北大核心 2025年第9期3038-3056,共19页
数据预取器是现代处理器用于提高性能的重要微架构组件。然而,由于在设计之初缺乏系统性的安全评估与考量,主流商用处理器中的预取器近年来被揭示出存在严重安全隐患,已被用于针对浏览器、操作系统和可信执行环境的侧信道攻击。面对这... 数据预取器是现代处理器用于提高性能的重要微架构组件。然而,由于在设计之初缺乏系统性的安全评估与考量,主流商用处理器中的预取器近年来被揭示出存在严重安全隐患,已被用于针对浏览器、操作系统和可信执行环境的侧信道攻击。面对这类新型微架构攻击,处理器安全研究亟需解决以下关键问题:如何系统性地分析攻击方法,全面认识预取器潜在风险,量化评估预取器安全程度,从而设计更加安全的数据预取器。为解决这些问题,该文系统调研了商用处理器中已知预取器设计及相关侧信道攻击,通过提取内存访问模式,为7种预取器建立行为模型,并基于此为20种侧信道攻击建立攻击模型,系统整理了各类攻击的触发条件和泄露信息,并分析可能存在的其他攻击方法。在此基础上,该文提出1套包含3个维度和24个指标的安全性评估体系,为数据预取器的安全性提供全面量化评估。最后,该文深入探讨了防御策略、安全预取器设计思路及未来研究方向。作为首篇聚焦于商用处理器数据预取器安全问题的综述性文章,该文有助于深入了解数据预取器面临的安全挑战,推动预取器的安全性量化评估体系构建,从而为设计更加安全的数据预取器提供指导。 展开更多
关键词 计算机体系结构 处理器 数据预取器 微架构安全 侧信道攻击
在线阅读 下载PDF
热载荷作用下铜膜层对柔性电子复合薄膜热应力分布和电学特性影响的研究
10
作者 王涛 陈诚 +4 位作者 李子赟 刘星语 黄川 王紫阳 任春华 《电子测量与仪器学报》 北大核心 2025年第7期151-158,共8页
为定量表征热载荷作用下铜膜层对柔性电子复合薄膜应变分布和电学特性的影响,建立了基于数字图像相关法的热变形测试工作站和电学测试站的综合测试系统,首先在柔性聚合物上通过磁控溅射方法制备了铜导电层厚度为50、100、200、500 nm的... 为定量表征热载荷作用下铜膜层对柔性电子复合薄膜应变分布和电学特性的影响,建立了基于数字图像相关法的热变形测试工作站和电学测试站的综合测试系统,首先在柔性聚合物上通过磁控溅射方法制备了铜导电层厚度为50、100、200、500 nm的二维马蹄形柔性电子复合薄膜,并对柔性电子复合薄膜在恒速率加热条件下进行原位和全局变形检测和电信号稳定性检测。提取了二维马蹄形互连的热应变场,并重点分析了薄膜铜层附近单位面积内的应变场特征。结果表明,500 nm膜厚铜层在热载荷作用下与衬底配合关系最佳,样品整体应变成稳定趋势。同时配合电学测试站对样品进行电信号采集,发现随着铜膜层厚度增加,500 nm样品的电阻松弛至3Ω,并在持续温度载荷下可以保持优异的工作稳定性。综上所述,通过建立热载荷测试系统揭示了不同金属层厚度对柔性电子复合薄膜衬底和金属层连接的热应变与信号传输效率的影响,实验表明了500 nm铜膜层样品在热载荷下的性能优势,为可拉伸电子元件的安全设计提供了理论依据。 展开更多
关键词 柔性电子复合薄膜 数字图形相关法 热应变 电学稳定性
在线阅读 下载PDF
基于改进YOLOv8的受电弓燃弧检测算法
11
作者 张书朝 彭立强 +1 位作者 郭阿康 王立新 《电子测量技术》 北大核心 2025年第19期95-105,共11页
针对现有受电弓燃弧检测算法对高精度和轻量化的需求,提出一种基于YOLOv8的轻量级受电弓燃弧检测算法RIL-YOLO。首先,结合RepConv模块和GhostNet思想,设计了一种轻量级特征提取模块RELAN,降低参数量和计算量的同时,保持模型对燃弧特征... 针对现有受电弓燃弧检测算法对高精度和轻量化的需求,提出一种基于YOLOv8的轻量级受电弓燃弧检测算法RIL-YOLO。首先,结合RepConv模块和GhostNet思想,设计了一种轻量级特征提取模块RELAN,降低参数量和计算量的同时,保持模型对燃弧特征提取的性能;其次,针对小燃弧漏检问题,增加一个小目标检测模块,并使用加权双向特征金字塔网络结构实现更高层次的特征融合,提高模型对小目标的检测能力;为解决小目标检测模块带来的计算量大幅增加的问题,对颈部网络进行重构,降低计算量的增加;最后,设计轻量化细节增强检测头来替换YOLOv8检测头,在减少模型参数的同时提高模型对细节特征的捕获能力。研究结果表明,与相较于YOLOv8,RIL-YOLO在参数量降低66%与计算量降低13.6%的情况下,平均精度AP@0.5、AP@0.5:0.95分别提升了5.2%、3.7%,检测速度达到112.4 fps,能够有效实现燃弧快速、准确检测。该方法为受电弓燃弧实时检测提供理论方法参考。 展开更多
关键词 受电弓燃弧 YOLOv8 RELAN模块 IBiFPN结构 轻量化细节增强检测头
在线阅读 下载PDF
金-铝键合界面空洞生长动力学研究
12
作者 陈柏雨 王波 +3 位作者 可帅 黄伟 刘岗岗 潘开林 《半导体技术》 北大核心 2025年第6期633-640,共8页
为探究金-铝键合界面处空洞的演化与焊盘厚度的关系,通过实验、仿真模拟和理论分析相结合的方法对金丝和铝焊盘键合点空洞的生长进行了研究。实验结果表明,2~3μm厚Al/0.5%Cu铝焊盘上采用99.99%金丝键合的样品在300℃下贮存24 h后,键合... 为探究金-铝键合界面处空洞的演化与焊盘厚度的关系,通过实验、仿真模拟和理论分析相结合的方法对金丝和铝焊盘键合点空洞的生长进行了研究。实验结果表明,2~3μm厚Al/0.5%Cu铝焊盘上采用99.99%金丝键合的样品在300℃下贮存24 h后,键合界面处产生的空洞数量与铝焊盘厚度呈正相关关系,该结果与基于编程软件的元胞自动机仿真预测结果高度一致。空洞的形成规律符合引入浓度梯度后的金属扩散理论,即空洞的半径随焊盘厚度的增大而增大,随着时间步长的推移,空洞的形成速率先增大后减小。本研究结果为高温贮存后金-铝键合界面断裂失效提供了理论支持。 展开更多
关键词 空洞生长 元胞自动机 金-铝键合 焊盘厚度 高温贮存
在线阅读 下载PDF
一种高性能PCIe接口设计与实现
13
作者 张梅娟 辛昆鹏 周迁 《现代电子技术》 北大核心 2025年第8期70-74,共5页
多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计... 多款处理器在PCIe 2.0×4下传输速率不足理论带宽的20%,最高仅有380 MB/s,不能满足实际应用需求。为解决嵌入式处理器PCIe接口传输速率过低的问题,设计一款高性能PCIe接口,有效提高了接口数据传输速率。经性能瓶颈系统分析,增加设计PCIe DMA与处理器Cache一致性功能,能解决DMA传输完成后软件Cache同步耗时严重的问题,使速率提升3.8倍,达到1 450 MB/s。在硬件设计上DMA支持链表模式,通过描述符链表将分散的内存集聚起来,一次DMA启动可完成多个非连续地址内存的数据传输,并优化与改进软件驱动中分散集聚DMA实现方式,充分利用硬件Cache一致性功能,进一步提升10%的传输速率,最终达到PCIe 2.0×4理论带宽的80%。此外,该PCIe接口采用多通道DMA的设计,最大支持8路独立DMA读写通道,可应用于多核多任务并行传输数据的应用场景,更进一步提升整体数据传输带宽。经验证,该PCIe接口具有良好的稳定性和高效性,最大可支持8通道数据并行传输,且单通道传输速率可达到理论速率的80%。 展开更多
关键词 PCIe接口 DMA控制器 高速数据传输 CACHE一致性 多通道设计 分散集聚 链表模式
在线阅读 下载PDF
一种面向AV1粗模式决策的高吞吐量硬件设计方法
14
作者 盛庆华 陶泽浩 +4 位作者 黄小芳 赖昌材 黄晓峰 殷海兵 董哲康 《电子与信息学报》 北大核心 2025年第4期1202-1214,共13页
随着视频编码标准的不断更新迭代,开放媒体联盟(AOM)发布最新视频编码标准开放媒体视频编码标准(AV1)。其中,帧内编码技术采用更加丰富的预测模式来提高预测效率,预测种类从VP9中的10种扩展至61种。为了应对预测种类增加的变化并提高硬... 随着视频编码标准的不断更新迭代,开放媒体联盟(AOM)发布最新视频编码标准开放媒体视频编码标准(AV1)。其中,帧内编码技术采用更加丰富的预测模式来提高预测效率,预测种类从VP9中的10种扩展至61种。为了应对预测种类增加的变化并提高硬件的处理吞吐能力,该文提出基于全流水线结构的AV1粗模式决策硬件架构设计。在算法层面,以4×4块为最小处理单元,按照Z顺序对64×64编码树单元(CTU)中不同尺寸的预测单元(PUs)进行粗模式决策,同时采用基于1:1 PU的代价累加近似方法来完成1:2,1:4,2:1和4:1 PU的代价计算,以减少计算复杂度;在硬件层面,设计兼容4×4至32×32等多尺寸PU的粗模式决策电路,取代为不同尺寸PU单独设计电路的方法,有效减少逻辑资源的闲置。实验结果表明,在全帧内(AI)配置下,提出的改进算法相较于AV1标准算法平均节省了45.78%的时间,提高了1.94%BD-Rate。同时,提出的硬件架构设计能够在1057个时钟周期内完成64×64 CTU的粗模式决策,使用Synopsys公司的Design Compiler 2016工具及UMC 28 nm工艺库对硬件设计综合得到,该设计能够在432.7 MHz工作频率下实时处理8k@50.6fps的视频。 展开更多
关键词 开放媒体视频编码标准 帧内预测 粗模式决策 视频编码 流水线
在线阅读 下载PDF
基于改进Frangi滤波的芯片表面缺陷检测算法
15
作者 何钢 朱峰 +1 位作者 邹华涛 姚远 《计算机集成制造系统》 北大核心 2025年第10期3785-3793,共9页
针对复杂纹理芯片表面缺陷检测困难的问题,提出一种基于改进Frangi滤波的芯片表面缺陷检测算法。改进算法突破了传统Frangi滤波仅能有效增强线状缺陷的限制,在原算法模型的基础上,先将圆形结构抑制项去除,再采用优化后的频率调谐(FT)显... 针对复杂纹理芯片表面缺陷检测困难的问题,提出一种基于改进Frangi滤波的芯片表面缺陷检测算法。改进算法突破了传统Frangi滤波仅能有效增强线状缺陷的限制,在原算法模型的基础上,先将圆形结构抑制项去除,再采用优化后的频率调谐(FT)显著性检测算法对背景判定条件进行改进,最后加入所构建的块状缺陷响应项,得到新型多特征响应函数。实验结果表明,改进算法能够有效增强芯片表面各类缺陷,平均检测率达到97.3%,较原算法提升46%。与同类检测算法相比,改进算法在弱划痕检测方面优势明显,划痕检测率达到90%。此外,算法平均耗时仅0.08 s,满足实时检测需求。 展开更多
关键词 芯片缺陷检测 Frangi滤波 多特征响应 HESSIAN矩阵 显著性检测
在线阅读 下载PDF
基于Patches-CNN的模拟电路故障诊断
16
作者 吴玉虹 王建 《计算机工程与科学》 北大核心 2025年第1期35-44,共10页
深度学习在故障诊断中应用广泛,但目前基于深度学习的模拟电路故障诊断模型复杂度较高,难以在边缘设备上部署。针对该问题,为了进一步提高故障诊断精度,提出了一种简单且轻量化的Patches-CNN模拟电路故障诊断深度学习模型。首先,将输入... 深度学习在故障诊断中应用广泛,但目前基于深度学习的模拟电路故障诊断模型复杂度较高,难以在边缘设备上部署。针对该问题,为了进一步提高故障诊断精度,提出了一种简单且轻量化的Patches-CNN模拟电路故障诊断深度学习模型。首先,将输入的图像分割成patches,并通过Patches Embedding算子转换为词向量(tokens),作为ViT风格的同质结构的输入,利用轻量化算子GSConv进行特征提取和获取token之间的信息,可以有效地提高模型的故障诊断精度。其次,添加层归一化可以防止模型梯度爆炸和加快模型收敛,为了提升模型的非线性,采用GELU激活函数。最后,将Sallen-Key带通滤波电路和Four-Opamp双二阶高通滤波电路作为实验对象。实验结果表明,该模型可以实现故障的准确分类与定位。 展开更多
关键词 模拟电路 故障诊断 深度学习 同质结构 层归一化
在线阅读 下载PDF
基于概率模型的集成电路寄生参数提取算法
17
作者 陈家瑞 吴昭怡 +2 位作者 游勇杰 陈忆鹭 林智锋 《电子与信息学报》 北大核心 2025年第9期3198-3207,共10页
随着特征尺寸的不断缩小,寄生参数提取对于整体电路性能变得越来越重要。为了实现更快的设计收敛,该文提出一种基于概率的寄生参数提取算法,用于全局布线后的时序分析。通过一种新颖的基于网格的数据表示方法,该文开发了一种分区策略,... 随着特征尺寸的不断缩小,寄生参数提取对于整体电路性能变得越来越重要。为了实现更快的设计收敛,该文提出一种基于概率的寄生参数提取算法,用于全局布线后的时序分析。通过一种新颖的基于网格的数据表示方法,该文开发了一种分区策略,以有效地捕获耦合导线段;然后构建了一个基于概率的平均模型,用于加速导线间距的计算;最后提出一种耦合效应感知的提取方法,以计算出精确的互连寄生参数。该文使用28 nm和7 nm技术节点下的工业电路评估所提出的算法。实验结果表明,所生成的寄生参数与领先的商业工具Innovus具有强相关性,并且运行时间比Innovus快了21.6%。 展开更多
关键词 超大规模集成电路 寄生参数提取 时序分析 全局布线
在线阅读 下载PDF
基于UVM的PCIe交换芯片Switch子系统验证平台的设计
18
作者 郑锐 沈剑良 +2 位作者 刘冬培 李智超 曹睿 《计算机应用研究》 北大核心 2025年第5期1480-1489,共10页
PCIe是一种高速串行计算机扩展总线标准,据此设计的PCIe交换芯片可将CPU提供的PCIe通道扩展出更多的PCIe接口。然而,随着PCIe交换芯片设计复杂度和验证向量剧增,传统基于Verilog搭建的验证平台难以实现对逻辑复杂的Switch子系统高效地验... PCIe是一种高速串行计算机扩展总线标准,据此设计的PCIe交换芯片可将CPU提供的PCIe通道扩展出更多的PCIe接口。然而,随着PCIe交换芯片设计复杂度和验证向量剧增,传统基于Verilog搭建的验证平台难以实现对逻辑复杂的Switch子系统高效地验证,且缺乏功能覆盖率模型。为解决上述问题,采用UVM通用验证方法学,搭建了针对PCIe交换芯片中Switch子系统的验证平台,采用层次划分设计,支持覆盖率驱动,且较于一般UVM验证平台作出效率优化。具体而言,首先,对平台组件Reference Model建立通信对象和通信方式进行优化设计;其次,对平台组件ScoreBoard的比对方式和接收报文端口进行改进;最后,依据PCIe协议及交换芯片特点,对功能点进行梳理分类后针对性地设计了测试用例,对Switch子系统进行全面验证。经信号波形及覆盖率数据的分析表明,改进后的验证平台在没有人为过滤的情况下实现了96.8%的代码覆盖率和100%的功能覆盖率,仿真时间平均减少了约10%。该平台显著提升了验证效率,高效地支撑了PCIe交换芯片的验证工作,为相关UVM验证平台的搭建提供了参考。 展开更多
关键词 PCIe交换芯片 Switch子系统 UVM验证平台 reference model ScoreBoard 覆盖率
在线阅读 下载PDF
硅通孔电迁移寿命评价系统设计
19
作者 张立廷 龚涛 +2 位作者 陈思 周斌 卢向军 《电子测量技术》 北大核心 2025年第2期75-83,共9页
由于缺乏专门的试验系统,三维封装中的硅通孔电迁移寿命评价往往需要借助多种设备和仪器,以应对不同试验需求,这不仅增加了试验的复杂性,还可能引入不确定性因素。以LabVIEW作为上位机软件开发平台,可编程控制器和工控机作为核心控制单... 由于缺乏专门的试验系统,三维封装中的硅通孔电迁移寿命评价往往需要借助多种设备和仪器,以应对不同试验需求,这不仅增加了试验的复杂性,还可能引入不确定性因素。以LabVIEW作为上位机软件开发平台,可编程控制器和工控机作为核心控制单元,联合精密电源、高精度万用表、继电器阵列、样品连接端等研发了TSV电迁移寿命评价系统,以确保对TSV电迁移试验过程中电压、电流等关键参数的准确采集和监测。借助研发的TSV电迁移寿命评价系统,通过开展双通孔TSV样品电迁移加速寿命试验,分析了TSV在不同电应力(1×10^(5)、5×10^(5)和1×10^(6)A/cm^(2))和温度应力(25℃、50℃和75℃)条件下的特征失效特性。实验结果表明,相同温度下,电流越大TSV样品失效越快,在25℃下电流密度为1×10^(5)A/cm^(2)时的样品失效时间约为56.2 h,而1×10^(6)A/cm^(2)时仅为10.5 h;电流相同时,温度越高TSV样品失效越快,温度从25℃升高到75℃时,样品失效时间减少了约64.9%。基于TSV样品失效时间得到其特征失效时间,并通过设计算法得到TSV电迁移Black寿命模型及其参数,E a=0.672、n=0.665825、A=6.08999×10^(-130)。 展开更多
关键词 LABVIEW 硅通孔 电迁移 寿命评价 特征失效
在线阅读 下载PDF
基于人工智能算法的单级全差分折叠式共源共栅运算放大器的多目标设计方法
20
作者 李照希 苏震宇 +2 位作者 田宇浩 侯琛雪 杨银堂 《电子学报》 北大核心 2025年第6期1784-1791,共8页
随着集成电路制造技术的发展,模拟集成电路设计面临着功耗、增益等性能指标折中的挑战.传统的设计方法依赖于近似方程和反复迭代,导致效率低下.本文提出了一种基于人工智能算法的多目标设计策略,用于单级全差分折叠式共源共栅运算放大... 随着集成电路制造技术的发展,模拟集成电路设计面临着功耗、增益等性能指标折中的挑战.传统的设计方法依赖于近似方程和反复迭代,导致效率低下.本文提出了一种基于人工智能算法的多目标设计策略,用于单级全差分折叠式共源共栅运算放大器的设计.该方法采用神经网络模型来表征设计参数与8个性能指标之间的映射关系,并通过适应度函数和约束条件设定运放所需达成的目标性能,再使用粒子群优化(Particle Swarm Optimization,PSO)算法搜寻最佳适应度.实验结果表明,多项指标均优于设计目标,其中最大电压增益达到了65 dB,相位裕度为74°.利用该方法,能够快速且准确地获得满足设计要求的运放参数.与手工计算相比,该方法的运行时间仅为906 s,显著提高了设计效率,未来可应用于更多大规模电路设计中. 展开更多
关键词 人工智能算法 全差分折叠式共源共栅运算放大器 多目标设计 神经网络模型 粒子群优化
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 219 下一页 到第 页
关于我们 | 版权声明 | 联系我们 | 帮助中心| 意见反馈
主办单位：上海市教育委员会
技术支持：重庆维普资讯有限公司
渝公网安备 50019002500403号
使用帮助 返回顶部