BIS:一种降低空时隙开销的RFID防碰撞算法 被引量：31

1

作者 王中祥 王俊宇 +1 位作者 刘丹 闵昊 《通信学报》 EI CSCD 北大核心 2009年第9期1-6,共6页

提出了一种优化的基于时隙ALOHA的随机型防碰撞算法——BIS算法。该算法在帧开始前扫描空时隙的位置,并结合标签估算算法实现对帧长的动态调度,最大限度地减少空时隙的时间开销,以实现提高多标签读取效率的目标。仿真结果表明,在不考虑... 提出了一种优化的基于时隙ALOHA的随机型防碰撞算法——BIS算法。该算法在帧开始前扫描空时隙的位置,并结合标签估算算法实现对帧长的动态调度,最大限度地减少空时隙的时间开销,以实现提高多标签读取效率的目标。仿真结果表明,在不考虑误码的理想情况下,采用该算法的系统效率最高可以达到81%,高于ALOHA算法的理想系统效率,识别速度与一般的时隙ALOHA算法和二进制算法相比有较大幅度的提高。 展开更多

关键词 射频识别 防碰撞 时隙ALOHA

在线阅读 下载PDF 职称材料

时隙ALOHA法在RFID系统防碰撞问题中的应用 被引量：24

2

作者 胡建赟 李强 闵昊 《应用科学学报》 CAS CSCD 北大核心 2005年第5期489-492,共4页

时隙ALOHA法是射频识别(RFID)系统中常用的防碰撞算法,该文在分析RFID系统识别过程后引进马尔可夫链来为时隙ALOHA法建模,并根据此模型对时隙ALOHA法的性能进行分析,得到时隙数、RFID系统中所含的应答器数与识别成功率的关系,从而对实... 时隙ALOHA法是射频识别(RFID)系统中常用的防碰撞算法,该文在分析RFID系统识别过程后引进马尔可夫链来为时隙ALOHA法建模,并根据此模型对时隙ALOHA法的性能进行分析,得到时隙数、RFID系统中所含的应答器数与识别成功率的关系,从而对实际应用提供理论指导. 展开更多

关键词 时隙ALOHA 射频识别 防碰撞 马尔可夫链

在线阅读 下载PDF 职称材料

一种用于H.264编解码的新型高效可重构多变换VLSI结构 被引量：7

3

作者 曹伟 洪琪 +4 位作者 侯慧 童家榕 来金梅 闵昊 荆明娥 《电子学报》 EI CAS CSCD 北大核心 2009年第4期673-677,共5页

H.264/AVC标准采用了4×4整数变换.本文针对4×4正反变换分别提出了两个新的二维直接信号流图.在此基础上,设计了一个支持多变换的可重构高性能二维结构.该结构无需转置寄存器.采用0.18微米CMOS工艺实现了该电路结构.结果表明,... H.264/AVC标准采用了4×4整数变换.本文针对4×4正反变换分别提出了两个新的二维直接信号流图.在此基础上,设计了一个支持多变换的可重构高性能二维结构.该结构无需转置寄存器.采用0.18微米CMOS工艺实现了该电路结构.结果表明,该结构同现有典型结构相比具有更高的效率.同采用三个独立的单一变换结构实现的ASIC相比,可重构结构以较少的效率下降(14.4%)获得了较大的芯片面积节省(61.1%).在100MHz的时钟频率下工作,该电路即可实时处理分辨率为4096×2048、每秒60帧的高质量视频序列. 展开更多

关键词 可重构结构 整数变换 信号流图 H.264

在线阅读 下载PDF 职称材料

超高频射频识别系统信号特征分析及应用 被引量：9

4

作者 谈熙 常若艇 +1 位作者 黄晨灵 闵昊 《通信学报》 EI CSCD 北大核心 2009年第6期89-94,102,共7页

基于无源标签的超高频射频识别系统由于其上下行通信的不对称性,读写器和标签在基带分别采用PIE和FM0/Miller编码。通过分析和计算得到了其各自的功率谱特征,并依此确定了第一零点带宽与数据率的关系。同时,在读写器发射信号分别采用DSB... 基于无源标签的超高频射频识别系统由于其上下行通信的不对称性,读写器和标签在基带分别采用PIE和FM0/Miller编码。通过分析和计算得到了其各自的功率谱特征,并依此确定了第一零点带宽与数据率的关系。同时,在读写器发射信号分别采用DSB-ASK、SSB-ASK及PR-ASK调制时,通过数值仿真得到了PIE编码数据在经过基带脉冲成形滤波器调制后的功率谱及相应的邻道功率抑制,并给出了在一定信道带宽条件下,优化的通信数据率选择方案。 展开更多

关键词 信道带宽 功率谱 射频识别

在线阅读 下载PDF 职称材料

一种新型的高速FIR滤波器及其VLSI实现 被引量：9

5

作者 唐长文 张洁 闵昊 《电子学报》 EI CAS CSCD 北大核心 2002年第2期295-297,共3页

本文提出了一种新型的高速滤波器结构 ,此结构的核心是一种独特的乘加单元 .该乘加单元是通过对BOOTH型乘法器与高速加法器结构的深入研究而探索出来的 .采用该乘加单元我们可以实现任何阶数高速FIR滤波器 .在文章的最后我们采用该结构... 本文提出了一种新型的高速滤波器结构 ,此结构的核心是一种独特的乘加单元 .该乘加单元是通过对BOOTH型乘法器与高速加法器结构的深入研究而探索出来的 .采用该乘加单元我们可以实现任何阶数高速FIR滤波器 .在文章的最后我们采用该结构实现了视频编码器中的一个高速色度滤波器 。 展开更多

关键词 有限冲击响应滤波器 VLSI BOOTH乘法器

在线阅读 下载PDF 职称材料

电感电容压控振荡器调谐曲线的时域分析 被引量：3

6

作者 唐长文 何捷 +2 位作者 菅洪彦 张海青 闵昊 《电子学报》 EI CAS CSCD 北大核心 2005年第8期1467-1472,共6页

本文提出了一种基于周期计算技术的压控振荡器频率-电压调谐曲线的分析方法.在传统的谐波平衡近似方法中,通过大信号非线性分析方法可以计算出一个周期内可变电容的有效电容值.然而通过有效电容推导的调谐曲线并不准确,况且如果高阶谐... 本文提出了一种基于周期计算技术的压控振荡器频率-电压调谐曲线的分析方法.在传统的谐波平衡近似方法中,通过大信号非线性分析方法可以计算出一个周期内可变电容的有效电容值.然而通过有效电容推导的调谐曲线并不准确,况且如果高阶谐波分量不可以忽略的话,谐波平衡近似分析方法将会变得很复杂.本文提出的周期计算方法所得到的振荡调谐曲线比传统谐波平衡近似分析方法更加精确.在0.35μm2P4MCMOS工艺上实现的电感电容压控振荡器的实验测试证明了该理论分析的正确性. 展开更多

关键词 MOS管可变电容 电感电容回路 压控振荡器 累积型MOS管 振荡调谐曲线

在线阅读 下载PDF 职称材料

一种矢量量化编码的加速算法 被引量：6

7

作者 周汀 闵昊 章倩苓 《电子学报》 EI CAS CSCD 北大核心 1997年第4期95-98,共4页

本文提出了一种基于最小均方误差（ＭＭＳＥ）测度的快速矢量量化编码算法．在进行均方误差测度计算之前，通过一组距离测度的不等式判据和预排序的码书，排除大部分候选码字．利用这一方法将有效地减少编码过程的算术运算量和运算时间... 本文提出了一种基于最小均方误差（ＭＭＳＥ）测度的快速矢量量化编码算法．在进行均方误差测度计算之前，通过一组距离测度的不等式判据和预排序的码书，排除大部分候选码字．利用这一方法将有效地减少编码过程的算术运算量和运算时间．模拟结果表明，相对于穷尽搜索编码方法，运算时间减少９３％以上．同时只需较少的预先计算量和额外存储量． 展开更多

关键词 图象编码 矢量量化 最小均方误差

在线阅读 下载PDF 职称材料

CMOS电感电容压控振荡器中对称噪声滤波技术的研究 被引量：5

8

作者 杨丰林 闵昊 沈绪榜 《微电子学与计算机》 CSCD 北大核心 2007年第5期41-44,共4页

提出一种基于CMOS电感电容压控振荡器的对称噪声滤波技术。仿真结果表明,对称噪声滤波技术能够在相同的功耗下改善相位噪声6dB。应用对称噪声滤波技术设计一个4.8GHz压控振荡器,在0.25μm CMOS工艺上制造,测试结果表明在偏离载波1MHz时... 提出一种基于CMOS电感电容压控振荡器的对称噪声滤波技术。仿真结果表明,对称噪声滤波技术能够在相同的功耗下改善相位噪声6dB。应用对称噪声滤波技术设计一个4.8GHz压控振荡器,在0.25μm CMOS工艺上制造,测试结果表明在偏离载波1MHz时相位噪声为-123.66dBc/Hz,整个振荡器的功耗仅为12mW,与同类型的压控振荡器比较,取得很好的PFTN指标。 展开更多

关键词 射频集成电路 压控振荡器 相位噪声 噪声滤波

在线阅读 下载PDF 职称材料

二维DwT／IDWT处理器的VLSI设计 被引量：2

9

作者 陈旭昀 周汀 +1 位作者 闵昊 章倩苓 《电子学报》 EI CAS CSCD 北大核心 1997年第2期29-32,共4页

在本文中，我们设计了基于多分辨分析，适合于硬件实现的二维ＤＷＴ和ＩＤＷＴ实时系统．采用了ｔｏｐ－ｄｏｗｎ的ＶＬＳＩ设计方法，用硬件描述语言ＶＨＤＬ，在Ｓｙｎｏｐｓｙｓ系统中进行了验证和综合．综合结果表明：系统的规模为... 在本文中，我们设计了基于多分辨分析，适合于硬件实现的二维ＤＷＴ和ＩＤＷＴ实时系统．采用了ｔｏｐ－ｄｏｗｎ的ＶＬＳＩ设计方法，用硬件描述语言ＶＨＤＬ，在Ｓｙｎｏｐｓｙｓ系统中进行了验证和综合．综合结果表明：系统的规模为７１４０单元面积，对于四层二维小波变换，数据处理速度约可达到４Ｍｐｉｘｅｌ／ｓ． 展开更多

关键词 图象编码 DWT IDWT VLSI 设计

在线阅读 下载PDF 职称材料

电荷泵电路的动态分析 被引量：3

10

作者 徐志伟 闵昊 郑增钰 《固体电子学研究与进展》 EI CAS CSCD 北大核心 2001年第1期21-28,共8页

详细分析了电荷泵的动态工作特性 ,给出了电荷泵电压上升时间及瞬态电流与电路的关系。基于这些分析 ,可以得到电荷泵的功耗来源和电压上升与充电电容的关系 ,同时还对电荷泵电路的电压产生的限制作出了分析。文末给出了整个分析结果与 ... 详细分析了电荷泵的动态工作特性 ,给出了电荷泵电压上升时间及瞬态电流与电路的关系。基于这些分析 ,可以得到电荷泵的功耗来源和电压上升与充电电容的关系 ,同时还对电荷泵电路的电压产生的限制作出了分析。文末给出了整个分析结果与 SPICE模拟结果的对照 ,从结果可以看出整个分析大致反应了电荷泵的实际工作情况 ,正确地体现了电荷泵的工作原理。 展开更多

关键词 电荷泵电路 专用集成电路 动态分析 SPICE

在线阅读 下载PDF 职称材料

新型高速CSD编码滤波器及VLSI的实现 被引量：1

11

作者 唐长文 吴俊军 闵昊 《半导体技术》 CAS CSCD 北大核心 2001年第11期22-25,共4页

通过对ＢＯＯＴＨ型乘法器、而速加法器结构和ＣＳＤ编码滤波器结构的深入研究，开发出一种新型高速ＣＳＤ编码滤波器结构。采用此结构实现了正交幅度调制器中的一个高速反ＳＩＮＣ滤波器，并在ＡＬＣＡＴＥＬ ０．３５ｕｍ ＣＭＯＳ工... 通过对ＢＯＯＴＨ型乘法器、而速加法器结构和ＣＳＤ编码滤波器结构的深入研究，开发出一种新型高速ＣＳＤ编码滤波器结构。采用此结构实现了正交幅度调制器中的一个高速反ＳＩＮＣ滤波器，并在ＡＬＣＡＴＥＬ ０．３５ｕｍ ＣＭＯＳ工艺实现。芯片规模 ７５００门，面积 １．００ｍｍ ｘ ０．４２ｍｍ。 展开更多

关键词 有限冲击响应滤波器 CSD码 BOOTH乘法器 加法树 VLSI

在线阅读 下载PDF 职称材料

32位嵌入式RISC处理器的VLSI实现(英文)

12

作者 徐科 王文婷 闵昊 《半导体技术》 CAS CSCD 北大核心 2003年第12期57-62,共6页

本文实现了一个低功耗,高速度的32位RISC处理器。芯片采用了ARM V4的指令集,哈佛结构和五级流水线。同时利用了改进的流水冲突检测控制和异常处理使得流水线能以较高的速度顺序流动。与商用的ARM7TDMI相比,在0.6mm的工艺上达到了与商用0... 本文实现了一个低功耗,高速度的32位RISC处理器。芯片采用了ARM V4的指令集,哈佛结构和五级流水线。同时利用了改进的流水冲突检测控制和异常处理使得流水线能以较高的速度顺序流动。与商用的ARM7TDMI相比,在0.6mm的工艺上达到了与商用0.35mm工艺制造相同的速度,同时CPI降低了26%,MIPS上升了36%。整个系统在APTIX公司提供的MP3CF硬件仿真器上完成了硬件验证,现已完成了版图设计并提交流片。 展开更多

关键词 32位RISC处理器 指令集 哈佛结构 流水线 VLSI MIPS

在线阅读 下载PDF 职称材料

一种适用于射频电子标签的时钟数据恢复电路

13

作者 胡建赟 李强 闵昊 《固体电子学研究与进展》 CAS CSCD 北大核心 2006年第4期516-521,共6页

提出了一种适用于射频电子标签的时钟数据恢复电路,在电路中提出了一种适用于NRZ数据的新型鉴频鉴相器电路和自适应控制单元,能动态调节边沿检测器中延迟单元的延迟时间,使此时钟数据恢复电路具有大的锁定范围,且有结构简单易实现的特... 提出了一种适用于射频电子标签的时钟数据恢复电路,在电路中提出了一种适用于NRZ数据的新型鉴频鉴相器电路和自适应控制单元,能动态调节边沿检测器中延迟单元的延迟时间,使此时钟数据恢复电路具有大的锁定范围,且有结构简单易实现的特点。电路在Chartered0.35μm标准CMOS工艺下流片,实测此电路能在1.15V的低电压下工作,并且最低工作电流为3.4μA,适用于UHF射频电子标签芯片。 展开更多

关键词 时钟数据恢复 自适应控制单元 大锁定范围 不归零编码 射频识别

在线阅读 下载PDF 职称材料

利用Aptix硬件仿真器对32位嵌入式RISC处理器的硬件验证

14

作者 徐科 杨雪飞 +1 位作者 朱柯嘉 闵昊 《中国集成电路》 2002年第12期51-55,共5页

随着ASIC技术的不断发展,设计规模及复杂程度也不断增加,前端设计的准确性对整个项目的重要性越来越大。因此,在前端设计中,除了进行软件仿真外,还需要进行硬件验证。但是通常的FPGA板由于其配置的相对固定性和不易扩展性,越来越不能满... 随着ASIC技术的不断发展,设计规模及复杂程度也不断增加,前端设计的准确性对整个项目的重要性越来越大。因此,在前端设计中,除了进行软件仿真外,还需要进行硬件验证。但是通常的FPGA板由于其配置的相对固定性和不易扩展性,越来越不能满足当前大规模设计,尤其是SOC设计的需要本文采用Aptix公司提供的MP3CF硬件仿真器构建了一个实时验证系统,对自行设计的32位嵌入式RISC微处理器进行了在线硬件验证。 展开更多

关键词 硬件验证 硬件仿真器 嵌入式 微处理器 软件仿真 验证结果 验证系统 设计验证 验证平台 复杂程度

在线阅读 下载PDF 职称材料

利用Aptix硬件仿真器对32位RISC处理器的硬件验证

15

作者 徐科 杨雪飞 +1 位作者 朱柯嘉 闵昊 《集成电路应用》 2003年第1期41-44,共4页

随着ASIC技术的不断发展,设计规模及复杂程度也不断增加,前端设计的准确性对整个项目的重要性越来越大。因此,在前端设计中,除了进行软件仿真外,还需要进行硬件验证。本文介绍了一种不同于通常利用FPGA板下载进行仿真的硬件仿真方法,而... 随着ASIC技术的不断发展,设计规模及复杂程度也不断增加,前端设计的准确性对整个项目的重要性越来越大。因此,在前端设计中,除了进行软件仿真外,还需要进行硬件验证。本文介绍了一种不同于通常利用FPGA板下载进行仿真的硬件仿真方法,而是采用Aptix公司提供的MP3C硬件仿真器对自行设计的32位嵌入式RISC微处理器进行硬件验证。 展开更多

关键词 Aptix 硬件仿真器 32位RISC处理器 硬件验证 流水线 软件仿真 Aptix公司

在线阅读 下载PDF 职称材料

用于射频SOC芯片的低噪声高电源抑制比LDO 被引量：6

16

作者 温晓珂 谈熙 闵昊 《固体电子学研究与进展》 CAS CSCD 北大核心 2011年第3期274-279,285,共7页

设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO。采用SMIC 0.18μm RF工艺实现,芯片有效面积0.11 mm^2。测试结果表明:当输出电流从0跳变为20 mA时,最大Ripple为100 mV,稳定时间2μs;当输出电流为20mA,频率到1 MHz的情况下,PS... 设计了一种能够为射频芯片提供低噪声、高PSRR、全集成LDO。采用SMIC 0.18μm RF工艺实现,芯片有效面积0.11 mm^2。测试结果表明:当输出电流从0跳变为20 mA时,最大Ripple为100 mV,稳定时间2μs;当输出电流为20mA,频率到1 MHz的情况下,PSRR<-30 dB;从1～100 kHz的频率范围内输出电压积分噪声为21.4μVrms;在整个工作电压范围内(2.1～3.3 V)输入电压调整率<0.1%;在整个输出电流的范围内(0～20 mA),负载调整率<0.44%;LDO消耗了380μA的电流(其中Bandgap消耗了260μA的电流)。 展开更多

关键词 无片外电容 低压降线性稳压器 噪声 电源抑制比

在线阅读 下载PDF 职称材料

CMOS工艺下的温度检测电路的设计 被引量：3

17

作者 陈良生 洪志良 +1 位作者 闵昊 李联 《固体电子学研究与进展》 CAS CSCD 北大核心 2005年第2期231-234,共4页

介绍一种在CMOS工艺条件下,温度检测电路的实现方案,对温度检测的原理进行了深入分析,通过具体的电路设计验证了实现方案的可行性。电路在HHNECCZ6H工艺上流片。测试结果表明电路性能稳定可靠,提出的方案切实可行。电路可在-50°C到... 介绍一种在CMOS工艺条件下,温度检测电路的实现方案,对温度检测的原理进行了深入分析,通过具体的电路设计验证了实现方案的可行性。电路在HHNECCZ6H工艺上流片。测试结果表明电路性能稳定可靠,提出的方案切实可行。电路可在-50°C到100°C范围内测温,精度可达正负3°C。 展开更多

关键词 互补金属氧化物半导体 温度检测 集成电路设计

在线阅读 下载PDF 职称材料

多制式兼容数字视频编码器中数字滤波器的VLSI设计 被引量：2

18

作者 忻凌 王杨 +1 位作者 李强 闵昊 《微电子学与计算机》 CSCD 北大核心 2004年第4期97-100,104,共5页

文章介绍了在多制式兼容数字视频编码系统中应用的滤波器,包括可配置系数的插值滤波器和反SINC效应滤波器的设计和硬件实现。更针对不同制式(PAL/NTSC)和不同使用要求,数字滤波器需要实现多组系数可配。

关键词 滤波器 数字视频编码 插值 多系数可配 SINC效应

在线阅读 下载PDF 职称材料

一种低噪声高线性度CMOS上变频混频器 被引量：2

19

作者 金黎明 倪熔华 +1 位作者 唐长文 闵昊 《固体电子学研究与进展》 CAS CSCD 北大核心 2008年第3期363-367,共5页

设计实现了一种采用开关跨导型结构的低噪声高线性度上变频混频器,详细分析了电路的噪声特性和线性度等性能参数,本振频率为900 MHz。芯片采用0.18μm Mixed signal CMOS工艺实现。测试结果表明,混频器的转换增益约为8 dB,单边带噪声系... 设计实现了一种采用开关跨导型结构的低噪声高线性度上变频混频器,详细分析了电路的噪声特性和线性度等性能参数,本振频率为900 MHz。芯片采用0.18μm Mixed signal CMOS工艺实现。测试结果表明,混频器的转换增益约为8 dB,单边带噪声系数约为11 dB,输入参考三阶交调点(IIP3)约为10.5 dBm。芯片工作在1.8 V电源电压下,消耗的电流为10 mA,芯片总面积为0.63 mm×0.78 mm。 展开更多

关键词 混频器 开关跨导 噪声系数 三阶交调点

在线阅读 下载PDF 职称材料

深亚微米Sigma-Delta ADC设计方法研究 被引量：1

20

作者 詹陈长 王勇 +2 位作者 周晓方 闵昊 周电 《固体电子学研究与进展》 CAS CSCD 北大核心 2007年第1期63-68,共6页

通过一个0.18μm CMOS工艺、低功耗Sigma-Delta ADC调制器(SDM)部分的设计研究,提出了一种深亚微米下混合信号处理系统的设计方法,论述了从系统级行为验证到电路级验证的设计流程,与传统流程相比,在行为级验证中采用了SIMULINK建模方法... 通过一个0.18μm CMOS工艺、低功耗Sigma-Delta ADC调制器(SDM)部分的设计研究,提出了一种深亚微米下混合信号处理系统的设计方法,论述了从系统级行为验证到电路级验证的设计流程,与传统流程相比,在行为级验证中采用了SIMULINK建模方法,在电路级的验证中,提出了从宏模型验证到晶体管级细电路验证这样一种新颖的设计方案,其中所提出的宏模型以6.5%的仿真时间获得97.5%的仿真精度,晶体管级电路以此指标设计,确保其一次验证通过,提高了系统设计效率。 展开更多

关键词 深亚微米 Sigma—Delta 模数转换器 混合信号 宏模型 设计方法

在线阅读 下载PDF 职称材料