期刊文献+
共找到8篇文章
< 1 >
每页显示 20 50 100
应用于超大面阵高速图像传感器的双反馈环路列级缓冲技术研究
1
作者 刘绥阳 郭仲杰 +1 位作者 许睿明 余宁梅 《电子学报》 北大核心 2025年第1期94-104,共11页
列级读出电路是目前提升平面图像传感器读出效率最为明显的方式,但是对于亿级像素超大面阵规模下的大数据大负载高速读出,列级到输出级并串转换中的列级缓冲设计面临极大的挑战.本文提出一种基于双反馈环路的列级缓冲设计方法,该方法通... 列级读出电路是目前提升平面图像传感器读出效率最为明显的方式,但是对于亿级像素超大面阵规模下的大数据大负载高速读出,列级到输出级并串转换中的列级缓冲设计面临极大的挑战.本文提出一种基于双反馈环路的列级缓冲设计方法,该方法通过在列级缓冲的近端输出与远端输出间实现双反馈环路,有效抑制了列级总线的超大寄生参数对建立时间的影响,同时确保了低噪声高动态下的模拟信号精度.基于55 nm互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS)工艺,在一款12288×12288像素规模的红外图像传感器中进行了成功的应用,结果表明:与传统列级缓冲相比,本文提出的双反馈环路列级缓冲设计方法可以将上升建立时间缩短23.4%,下降建立时间缩短21.9%,亿级高速图像传感器的帧率提升29.6%. 展开更多
关键词 图像传感器 帧率提升 高速读出 列级缓冲 输出总线 寄生参数
在线阅读 下载PDF
面向超大面阵CMOS图像传感器的全局斜坡一致性校正方法
2
作者 许睿明 郭仲杰 +1 位作者 刘绥阳 余宁梅 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第7期2952-2960,共9页
针对大面阵CMOS图像传感器(CIS)中存在的斜坡信号不一致性问题,该文提出一种用于CMOS图像传感器的斜坡一致性校正方法。该误差校正方法基于误差存储和电平移位思想,在列级读出电路中引入用于存储各列斜坡不一致性误差的存储电容,根据存... 针对大面阵CMOS图像传感器(CIS)中存在的斜坡信号不一致性问题,该文提出一种用于CMOS图像传感器的斜坡一致性校正方法。该误差校正方法基于误差存储和电平移位思想,在列级读出电路中引入用于存储各列斜坡不一致性误差的存储电容,根据存储的斜坡不一致性误差对各列的斜坡信号进行电平移位,确保斜坡信号的一致性。该文基于55 nm 1P4M CMOS工艺对提出的斜坡一致性校正方法完成了详细电路设计和全面仿真验证。在斜坡信号电压范围为1.4 V,斜坡信号斜率为71.908 V/ms,像素面阵规模为8 192(H)×8 192(V),单个像素尺寸为10μm的设计条件下,该文提出的校正方法将斜坡不一致性误差从7.89 mV降低至36.8μV。斜坡信号的微分非线性(DNL)为+0.001 3/–0.004 LSB,积分非线性(INL)为+0.045/–0.02 LSB,列级固定模式噪声(CFPN)从1.9%降低到0.01%。该文提出的斜坡一致性校正方法在保证斜坡信号高线性度,不显著增加芯片面积和不引入额外功耗的基础上,斜坡不一致性误差降低了99.53%,为高精度CMOS图像传感器的设计提供了一定的理论支撑。 展开更多
关键词 CMOS图像传感器 列级固定模式噪声 斜坡产生电路 斜坡一致性校正方法
在线阅读 下载PDF
基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法 被引量:2
3
作者 郭仲杰 苏昌勖 +3 位作者 许睿明 程新齐 余宁梅 李晨 《电子学报》 EI CAS CSCD 北大核心 2024年第2期486-499,共14页
针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方... 针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多
关键词 CMOS图像传感器 列并行ADC 单斜式ADC 两步式 全并行 时间数字转换器
在线阅读 下载PDF
基于自适应校正技术的拼接型像素阵列一致性驱动方法研究
4
作者 郭仲杰 程新齐 +1 位作者 许睿明 刘绥阳 《西北工业大学学报》 EI CAS CSCD 北大核心 2024年第2期353-361,共9页
随着拼接工艺在超大阵列CMOS图像传感器中的应用,传统的时钟树同步设计方法已不再适用于像素阵列的双侧驱动电路中,同一行像素阵列的双侧驱动面临直流穿通和坏行的严重问题。基于片上自适应校正思想提出了一种可应用于拼接型像素阵列的... 随着拼接工艺在超大阵列CMOS图像传感器中的应用,传统的时钟树同步设计方法已不再适用于像素阵列的双侧驱动电路中,同一行像素阵列的双侧驱动面临直流穿通和坏行的严重问题。基于片上自适应校正思想提出了一种可应用于拼接型像素阵列的一致性驱动方法。该方法根据芯片工作环境的变化进行自适应实时校正,具有结构简单和可靠性高等特点。基于55 nm工艺,采用所提方法在一款12288×12288的150M像素规模、芯片面积高达77 mm×84 mm的超大阵列CMOS图像传感器中进行了实际应用和全面验证。实验结果表明:在500 MHz的主时钟、125 kHz的行时钟下,双侧行驱动的非一致性由17.5 ns减小至2 ns(一个时钟周期)以内,一致性提高了9倍以上,确保了亿级像素规模的超大面阵图像传感器的帧频达到10帧以上。 展开更多
关键词 CMOS图像传感器 超大阵列 行驱动 一致性
在线阅读 下载PDF
面向亿级CMOS图像传感器的高速全并行两步式ADC设计方法 被引量:4
5
作者 郭仲杰 许睿明 +3 位作者 程新齐 余宁梅 苏昌勖 李晨 《电子学报》 EI CAS CSCD 北大核心 2023年第8期2067-2075,共9页
针对传统单斜式模数转换器(Analogue-to-Digital Conversion,ADC)和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法,该ADC设计方法基于时间共享和... 针对传统单斜式模数转换器(Analogue-to-Digital Conversion,ADC)和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法,该ADC设计方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时针对两步式结构在采样过程中的电荷注入和时钟馈通问题,提出了一种基于误差同步存储技术的误差校正方法,消除了采样电路非理想因素对ADC性能的影响.本文基于55 nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压为3.3 V,数字电压为1.2 V,时钟频率为250 MHz,输入信号为1.472 V的设计条件下,本文设计实现的13 bit ADC转换时间为512 ns,DNL(Differential NonLinearity)为+0.8/-0.8LSB,INL(Integral NonLinearity)为+2.1/-3.5LSB.信噪失真比(Signal to Noise and Distortion Ratio,SNDR)达到70 dB,有效位数为11.33 bit,列级功耗为47μW.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,使ADC转换速率提高了74.4%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多
关键词 CMOS图像传感器 列并行ADC 单斜式ADC 两步式 全并行
在线阅读 下载PDF
面向超大面阵CMOS图像传感器的列总线自加速建立方法研究 被引量:2
6
作者 郭仲杰 程新齐 +3 位作者 余宁梅 许睿明 李晨 苏昌勖 《电子学报》 EI CAS CSCD 北大核心 2023年第6期1581-1589,共9页
在超大面阵CMOS图像传感器(COMS Image Sensor,CIS)中,由于像素面阵输出的列总线上存在超大的寄生电阻电容,列总线信号建立速度的主导因素发生改变,严重影响了读出速度.为了解决这一问题,本文提出了一种可应用于超大面阵CIS列并行读出... 在超大面阵CMOS图像传感器(COMS Image Sensor,CIS)中,由于像素面阵输出的列总线上存在超大的寄生电阻电容,列总线信号建立速度的主导因素发生改变,严重影响了读出速度.为了解决这一问题,本文提出了一种可应用于超大面阵CIS列并行读出机制的列总线自加速建立方法,基于电流增益增强理论,在不引入额外总线的前提下,通过对模拟信号建立过程的实时跟踪,加快列总线信号的变化过程,在列总线终端实现了自加速,将超长列总线的读出速度提升了一个数量级. 55 nm工艺下的测试与实验结果显示,采用本文提出的方法后,在亿级像素规模CIS列总线引入的寄生电容与寄生电阻分别为47 pF和20 kΩ的情况下,光电信号从像素节点到列级电路采样节点的上升建立时间由4μs缩短至790 ns,下降建立时间由22.43μs缩短至1.17μs,将亿级像素规模的CMOS图像传感器帧频提升至100帧,压缩了相关双采样的取样间隔时间,从而拓宽了噪声抑制的频率范围.本文方法实现了在保持低噪声和高速读出的同时,单列功耗仅有6.6μW. 展开更多
关键词 CMOS图像传感器 列并行 相关双采样 低噪声 高速读出
在线阅读 下载PDF
应用于CMOS图像传感器的高速全差分两步式ADC设计方法 被引量:3
7
作者 郭仲杰 王杨乐 +1 位作者 许睿明 刘绥阳 《电子与信息学报》 EI CSCD 北大核心 2023年第9期3410-3419,共10页
由于传统的单斜式模数转换器(SS ADC)以及改进的各种架构串行两步式SS ADC普遍存在速度瓶颈问题,均无法满足工业界高帧率CMOS图像传感器的发展需求,该文提出一种应用于高帧率CMOS图像传感器的高速全差分两步式ADC设计方法。该ADC设计方... 由于传统的单斜式模数转换器(SS ADC)以及改进的各种架构串行两步式SS ADC普遍存在速度瓶颈问题,均无法满足工业界高帧率CMOS图像传感器的发展需求,该文提出一种应用于高帧率CMOS图像传感器的高速全差分两步式ADC设计方法。该ADC设计方法基于差动斜坡与时间数字转换(TDC)技术,将差动量化嵌套在两步式的量化中,形成了区别于串行量化的并行量化模式,不仅提升了数据量化的速率,而且保证了系统的一致性和鲁棒性;针对传统TDC技术与单斜式ADC的匹配性问题,提出了一种基于电平编码的TDC技术,在ADC量化的最后一个时钟周期内,在不提升系统时钟的情况下,完成时间数字转换,实现了更高精度的量化。该文基于55 nm 1P4M CMOS实验平台完成了所提方法的电路设计、版图设计和测试验证。在模拟电压3.3 V、数字电压1.2 V、时钟频率100 MHz、动态输入范围1.6 V的设计环境下,该文ADC设计精度为12 bit,转换时间仅有480 ns,列级功耗低至62μW,DNL以最低有效位(LSB)计为+0.6/–0.6,INL以最低有效位(LSB)计为+1.2/–1.4,信噪失真比(SNDR)达到70.08 dB,与现有的先进单斜式ADC相比,ADC转换速度提高了52%以上,可以有效压缩行处理时间,为高帧率大面阵CMOS图像传感器的实现提供了有效的解决方案。 展开更多
关键词 CMOS图像传感器 差动斜坡 时间数字转换 电平编码 两步式
在线阅读 下载PDF
应用于CMOS图像传感器的高速列级ADC设计
8
作者 郭仲杰 苏昌勖 +2 位作者 许睿明 李晨 程新齐 《固体电子学研究与进展》 CAS 北大核心 2022年第1期44-49,共6页
针对CMOS图像传感器的高速化设计提出了一种列级ADC电路,其采用单斜式ADC与TDC结合的方式,通过时钟信号约束比较器输出,在量化的最后一个时钟周期内产生与电压对应的时间差值。利用TDC将该差值转换为相应的数字码并与单斜式ADC的量化结... 针对CMOS图像传感器的高速化设计提出了一种列级ADC电路,其采用单斜式ADC与TDC结合的方式,通过时钟信号约束比较器输出,在量化的最后一个时钟周期内产生与电压对应的时间差值。利用TDC将该差值转换为相应的数字码并与单斜式ADC的量化结果做差,实现高精度转换的同时显著提高了ADC的量化速度。基于0.18μm CMOS工艺,完成电路的具体设计、版图实现和性能验证。在模拟电压3.3 V、数字电压1.8 V、时钟频率250 MHz、输入信号范围1.5 V的条件下,10 bit ADC的信噪失真比(SNDR)达到55.74 dB,无杂散动态范围SFDR为66.79 dB,有效转换位数达到8.9 bit,DNL不超过0.3 LSB,INL不超过0.6 LSB,列级电路功耗仅为79μW,行读出量化时间压缩至1μs。为大面阵CMOS图像传感器的帧频提升提供了一种有效的ADC设计方案。 展开更多
关键词 模数转换器 时间数字转换器 时钟压缩转换
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部