期刊文献+
共找到7篇文章
< 1 >
每页显示 20 50 100
差分LC VCO的设计方法 被引量:5
1
作者 满家汉 赵坤 《电子器件》 EI CAS 2005年第4期809-812,共4页
通过分析振荡器的两种典型相位噪声模型,给出了振荡器相位噪声与电路参数的关系。在此基础上,提出了优化VCO相位噪声的设计方法:设计高Q值电感;调整尾电流的大小;调整nMOS管和pMOS管的尺寸。文章最后给出了一个24GHz全集成VCO的设计,仿... 通过分析振荡器的两种典型相位噪声模型,给出了振荡器相位噪声与电路参数的关系。在此基础上,提出了优化VCO相位噪声的设计方法:设计高Q值电感;调整尾电流的大小;调整nMOS管和pMOS管的尺寸。文章最后给出了一个24GHz全集成VCO的设计,仿真结果表明在2.4GHz时VCO的相位噪声为-120.4dBc/Hz@600kHz,证明该方法对于VCO的设计具有较好的指导作用。 展开更多
关键词 集成LC压控振荡器 噪声 相位噪声 锁相环
在线阅读 下载PDF
3.5GHz锁相环的设计 被引量:4
2
作者 王云峰 叶青 +1 位作者 满家汉 叶甜春 《微电子学与计算机》 CSCD 北大核心 2009年第6期43-46,共4页
设计了一款整数型锁相环.从系统到具体电路对整个锁相环进行了详细的分析和仿真.电路采用SMIC 0.18μm CMOS射频工艺设计,面积为1.1mm×1.1mm,整个锁相环在1.8V电源电压下的功耗为36mW,仿真结果显示锁相环的相位噪声在-111dBc/Hz@1M... 设计了一款整数型锁相环.从系统到具体电路对整个锁相环进行了详细的分析和仿真.电路采用SMIC 0.18μm CMOS射频工艺设计,面积为1.1mm×1.1mm,整个锁相环在1.8V电源电压下的功耗为36mW,仿真结果显示锁相环的相位噪声在-111dBc/Hz@1MHz,参考杂散为-76.4dBc. 展开更多
关键词 整数型锁相环 压控振荡器 电荷泵
在线阅读 下载PDF
4.2GHz 1.8V CMOS LC压控振荡器 被引量:3
3
作者 赵坤 满家汉 +1 位作者 叶青 叶甜春 《固体电子学研究与进展》 CAS CSCD 北大核心 2007年第3期343-346,385,共5页
基于Hajimiri提出的VCO相位噪声模型,分析了差分LC VCO电路参数对于相位噪声的影响。根据前面的分析,详细介绍了LC VCO电路的设计方法:包括高Q值片上电感的设计、变容MOS管的设计以及尾电流的选取。采用SMIC 0.18μm 1P6 M、n阱、混合信... 基于Hajimiri提出的VCO相位噪声模型,分析了差分LC VCO电路参数对于相位噪声的影响。根据前面的分析,详细介绍了LC VCO电路的设计方法:包括高Q值片上电感的设计、变容MOS管的设计以及尾电流的选取。采用SMIC 0.18μm 1P6 M、n阱、混合信号CMOS工艺设计了一款4.2GHz 1.8V LC VCO。测试结果表明:当输出频率为4.239GHz时,频偏1MHz处的相位噪声为-101dBc/Hz,频率调节范围为240MHz。 展开更多
关键词 压控振荡器 片上电感 相位噪声模型 锁相环
在线阅读 下载PDF
宽带低相噪CMOS LC VCO的设计 被引量:2
4
作者 王云峰 叶青 +1 位作者 满家汉 叶甜春 《固体电子学研究与进展》 CAS CSCD 北大核心 2009年第4期511-514,共4页
设计了一款宽带CMOSLCVCO,在分析VCO相位噪声来源的基础上,对VCO进行了结构优化和噪声滤除,并采用了开关电容阵列以增加带宽。电路采用0.18μmCMOS射频工艺进行流片验证,芯片面积为0.4mm×1mm。测试结果显示:芯片的工作频率为3.34~... 设计了一款宽带CMOSLCVCO,在分析VCO相位噪声来源的基础上,对VCO进行了结构优化和噪声滤除,并采用了开关电容阵列以增加带宽。电路采用0.18μmCMOS射频工艺进行流片验证,芯片面积为0.4mm×1mm。测试结果显示:芯片的工作频率为3.34~4.17GHz,中心频率为4.02GHz时输出功率是-9.11dBm,相位噪声为-120dBc/Hz@1MHz,在1.8V工作电压下的功耗为10mW。 展开更多
关键词 电感电容压控振荡器 宽带 噪声滤除 开关电容阵列
在线阅读 下载PDF
3.7GHz宽带CMOS LC VCO的设计 被引量:1
5
作者 王云峰 叶青 +3 位作者 满家汉 吴永俊 陈勇 叶甜春 《半导体技术》 CAS CSCD 北大核心 2008年第12期1126-1129,共4页
设计了一款3.7 GHz宽带CMOS电感电容压控振荡器。采用了电容开关的技术以补偿工艺、温度和电源电压的变化,并对片上电感和射频开关进行优化设计以得到最大的Q值。电路采用和舰0.18μm CMOS混合信号制造工艺,芯片面积为0.4 mm×1 mm... 设计了一款3.7 GHz宽带CMOS电感电容压控振荡器。采用了电容开关的技术以补偿工艺、温度和电源电压的变化,并对片上电感和射频开关进行优化设计以得到最大的Q值。电路采用和舰0.18μm CMOS混合信号制造工艺,芯片面积为0.4 mm×1 mm。测试结果显示,芯片的工作频率为3.4~4 GHz,根据输出频谱得到的相位噪声为-100 dBc/Hz@1 MHz,在1.8 V工作电压下的功耗为10 mW。测试结果表明,该VCO有较大的工作频率范围和较低的相位噪声性能,可以用于锁相环和频率合成器。 展开更多
关键词 电感电容压控振荡器 宽带 片上电感 射频开关 锁相环
在线阅读 下载PDF
应用于无线通信领域4.1 GHz锁相环的设计 被引量:1
6
作者 赵坤 满家汉 +1 位作者 叶青 叶甜春 《电子器件》 EI CAS 2006年第4期1042-1045,共4页
在分析锁相环线性模型的基础上,分析了影响锁相环系统的各种因素,采用相应的优化方法设计了一款4.1 GHzLC锁相环。详细介绍了该锁相环中各模块电路(包括LC型压控振荡器,高速分频器,数字分频器,鉴频/鉴相器,电荷泵以及无源滤波器等)的设... 在分析锁相环线性模型的基础上,分析了影响锁相环系统的各种因素,采用相应的优化方法设计了一款4.1 GHzLC锁相环。详细介绍了该锁相环中各模块电路(包括LC型压控振荡器,高速分频器,数字分频器,鉴频/鉴相器,电荷泵以及无源滤波器等)的设计,并且给出了仿真结果。其中高速分频器采用TSPC逻辑电路,速度快功耗低。该锁相环采用SMIC 0.18μm CMOS工艺设计,当VCO工作在4.1 GHz时,在频偏为600 kHz的相位噪声为-110 dBc。 展开更多
关键词 锁相环 压控振荡器 预分频器 TSPC动态电路
在线阅读 下载PDF
1.2 GHz CMOS全集成锁相环的设计(英文)
7
作者 赵坤 满家汉 +1 位作者 叶青 叶甜春 《电子器件》 EI CAS 2006年第2期314-317,共4页
在分析影响锁相环性能的各种因素的基础上,采用相应的优化方法设计了一款全集成的1.2GHzLC锁相环。详细介绍了该锁相环中各模块电路(包括LC型压控振荡器,预分频器,分频器,鉴频/鉴相器,含有带隙基准电流源的电荷泵以及片上无源滤波器等)... 在分析影响锁相环性能的各种因素的基础上,采用相应的优化方法设计了一款全集成的1.2GHzLC锁相环。详细介绍了该锁相环中各模块电路(包括LC型压控振荡器,预分频器,分频器,鉴频/鉴相器,含有带隙基准电流源的电荷泵以及片上无源滤波器等)的设计,并且给出了仿真结果。该锁相环采用SMIC0.18μmRFCMOS工艺设计实现,其中无源滤波器也集成在片上,实现了完全片上集成。 展开更多
关键词 锁相环 压控振荡器 预分频器 电荷泵 带隙基准电流源
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部