-
题名CAN总线控制器IP设计
被引量：5
- 1
-
-
作者
汪晓翔
马琪
-
机构
杭州电子科技大学微电子CAD研究所
-
出处
《电子科技》
2018年第10期29-32,共4页
-
基金
国家自然科学基金青年基金(61404041)
-
文摘
CAN总线是面向工业测控系统通信应用的有效解决方案,文中提出一种高可靠性、高实时性和低成本的CAN总线控制器IP核设计方案。该IP核采用Verilog硬件描述语言,实现了CAN2. 0数据链路层协议,具备查错纠错能力,总线参数灵活可配满足不同应用需求。此外,将CAN总线控制器集成到片上系统,搭建完整FPGA验证平台,设计的CAN总线控制器作为CAN总线上的一个节点,验证该IP核的功能。实验结果表明,该CAN总线满足应用需求,控制器传输速率达到1 Mbit·s^(-1),传输报文丢失率低。
-
关键词
CAN总线控制器
IP核
片上系统
FPGA验证
-
Keywords
CAN bus controller
IP core
system on chip
FPGA verification
-
分类号
TN47
[电子电信—微电子学与固体电子学]
-
