期刊文献+
共找到1篇文章
< 1 >
每页显示 20 50 100
基于FPGA的卷积神经网络硬件加速器设计 被引量:3
1
作者 江瑜 朱铁柱 +3 位作者 蒋青松 丁晓文 张栋丞 李新澳 《电子器件》 CAS 北大核心 2023年第4期973-977,共5页
设计了基于卷积神经网络模型的加速器,实现并行化的卷积运算。研究中,完成可卷积神经网络重构硬件加速器搭建,并对加速器架构进行优化,实现在运算过程中对特征图尺寸的动态配置。实验结果表明,该设计在工作时钟频率为250 MHz,推理时间为... 设计了基于卷积神经网络模型的加速器,实现并行化的卷积运算。研究中,完成可卷积神经网络重构硬件加速器搭建,并对加速器架构进行优化,实现在运算过程中对特征图尺寸的动态配置。实验结果表明,该设计在工作时钟频率为250 MHz,推理时间为50 ms,吞吐量峰值运算速度达到142.12 GOPS。发现该系统可以充分地发挥FPGA的低时延和高密度优势。 展开更多
关键词 卷积神经网络 加速器 吞吐量
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部