-
题名面向寄存器传输级设计阶段的高效高精度功耗预测模型
被引量：1
- 1
-
-
作者
李康
师瑞之
陈嘉伟
史江义
潘伟涛
王杰
-
机构
西安电子科技大学
-
出处
《电子与信息学报》
EI
CSCD
北大核心
2023年第9期3166-3174,共9页
-
文摘
功耗已成为电路设计的关键性能目标之一,现有商业工具PrimeTime PX(PTPX)的功耗预精度高,但是运行时间长,且仅面向已经生成网表的逻辑综合或者物理实现阶段。因此,降低功耗分析时间,且前移功耗预测在芯片设计中的环节变得尤为重要。该文提出一种面向千万门级专用集成电路(ASIC)的寄存器传输级(RTL)功耗预估方法,可在RTL设计阶段实现快速且准确的周期级功耗预测:根据输入信号的功耗相关性原则使用基于平滑截断绝对偏差惩罚项(SCAD)的嵌入法对输入信号自动筛选,从而解决大信号特征输入数量对预估性能的影响;通过时序对准方法对仿真波形数据进行校正,解决了sign-off级功耗与RTL级仿真波形之间的时序偏差问题,有效提升了模型预测的精度;建立了仅拥有两个卷积层和1个全连接层的浅层卷积神经网络模型,学习相邻位置和相邻时间上的信号活动与功耗的相关性信息,充分降低部署开销,使训练速度得到显著提高。该文使用开源数据集、28 nm工艺节点的3×10^(7)门级工业级芯片电路作为测试对象,实验结果表明,功耗预测结果和物理设计后PTPX分析结果相比,平均绝对百分比误差(MAPE)小于1.71%,11k时钟周期的功耗曲线预测耗时不到1.2 s。在场景交叉验证实验中,模型的预测误差小于4.5%。
-
关键词
功耗预估
卷积神经网络
寄存器传输级
超大规模集成电路
-
Keywords
Power estimation
Convolutional Neural Network(CNN)
Register Transfer Level(RTL)
Very Large Scale Integration circuit(VLSI)
-
分类号
TN406
[电子电信—微电子学与固体电子学]
-
