本文提出了一种直接数字频率合成器(DDFS)的设计,以Parallel_CORDIC(COrdinate Rotation Digital Computer)算法模块替代传统的查找表方式,实现了相位与幅度的一一对应,输出相位完全正交的正余弦波形;同时应用旋转角度预测及4:2的进位...本文提出了一种直接数字频率合成器(DDFS)的设计,以Parallel_CORDIC(COrdinate Rotation Digital Computer)算法模块替代传统的查找表方式,实现了相位与幅度的一一对应,输出相位完全正交的正余弦波形;同时应用旋转角度预测及4:2的进位保存加法器(CSA)技术,将速度比传统CORDIC算法提高41.7%,精度提高到10-4.最后以Xilinx的FPGA硬件实现整个设计.展开更多
比较器在模数转换及其他模拟功能模块中都是非常重要的器件,其速度和精度直接影响模块的功能。采用SMIC 0.18 CMOS混合信号工艺,设计了一种轨到轨电压比较器,电路结构主要包括前置放大器、锁存器和输出缓冲电路,此外,采用一种β倍增的...比较器在模数转换及其他模拟功能模块中都是非常重要的器件,其速度和精度直接影响模块的功能。采用SMIC 0.18 CMOS混合信号工艺,设计了一种轨到轨电压比较器,电路结构主要包括前置放大器、锁存器和输出缓冲电路,此外,采用一种β倍增的自偏置基准电路提供偏置电流。结果表明,在3.3 V的供电电压下,提供共模范围为300 m V^3.3 V的信号,可分辨输入信号的最小频率为200 MHz,单级运放相位裕度大于60°,输出信号占空比为40%~60%,比较阈值约为10 m V,输入输出延时小于5 ns,功耗小于18 m W,版图面积小于200μm×150μm。该比较器的失真较小,在整个输入信号范围内有较高的共模抑制比,较大限度地提高了电路的性能。展开更多
文摘本文提出了一种直接数字频率合成器(DDFS)的设计,以Parallel_CORDIC(COrdinate Rotation Digital Computer)算法模块替代传统的查找表方式,实现了相位与幅度的一一对应,输出相位完全正交的正余弦波形;同时应用旋转角度预测及4:2的进位保存加法器(CSA)技术,将速度比传统CORDIC算法提高41.7%,精度提高到10-4.最后以Xilinx的FPGA硬件实现整个设计.
文摘比较器在模数转换及其他模拟功能模块中都是非常重要的器件,其速度和精度直接影响模块的功能。采用SMIC 0.18 CMOS混合信号工艺,设计了一种轨到轨电压比较器,电路结构主要包括前置放大器、锁存器和输出缓冲电路,此外,采用一种β倍增的自偏置基准电路提供偏置电流。结果表明,在3.3 V的供电电压下,提供共模范围为300 m V^3.3 V的信号,可分辨输入信号的最小频率为200 MHz,单级运放相位裕度大于60°,输出信号占空比为40%~60%,比较阈值约为10 m V,输入输出延时小于5 ns,功耗小于18 m W,版图面积小于200μm×150μm。该比较器的失真较小,在整个输入信号范围内有较高的共模抑制比,较大限度地提高了电路的性能。
