期刊文献+
共找到17篇文章
< 1 >
每页显示 20 50 100
基于全并行深度Q网络的通信干扰资源快速分配算法 被引量:1
1
作者 陆永安 陈杰豪 +1 位作者 张琪露 唐洪莹 《现代电子技术》 北大核心 2024年第13期47-54,共8页
智能干扰技术已成为认知电子战的重要研究方向。文中研究了对抗场景下最优干扰与有限资源分配的策略优化问题,通过设计一个可以自适应调整干扰策略的认知干扰器,选择出当前状态下最优的干扰参数,满足干扰资源分配的实时性和有效性需求... 智能干扰技术已成为认知电子战的重要研究方向。文中研究了对抗场景下最优干扰与有限资源分配的策略优化问题,通过设计一个可以自适应调整干扰策略的认知干扰器,选择出当前状态下最优的干扰参数,满足干扰资源分配的实时性和有效性需求。为了进一步降低干扰能耗,引入了干扰持续时间这一干扰参数,同时考虑了能量有限的约束条件。此外,为加快干扰机的学习速度,还提出了一种具有平行学习独立决策功能的深度强化学习干扰资源快速分配算法。仿真结果表明,所提算法能够在满足干扰效果的前提下,其干扰能量利用率和训练速度均优于其他的深度强化学习干扰算法,同时对比差距会随着干扰决策空间维度的增加而扩大。 展开更多
关键词 认知干扰 深度强化学习 干扰资源分配 干扰持续时间 认知电子战 全并行
在线阅读 下载PDF
超高速全并行快速傅里叶变换器 被引量:4
2
作者 陈杰男 费超 +3 位作者 袁建生 曾维棋 卢浩 胡剑浩 《电子与信息学报》 EI CSCD 北大核心 2016年第9期2410-2414,共5页
设计和实现超高速快速傅里叶变换器(FFT)在雷达与未来无线通信等系统中具有重要意义。该文提出首个全并行架构的FFT处理器,其避免了复杂的路由寻址以及数据访问冲突等问题,基于较大基进行分解降低运算复杂度。由于旋转因子已知和固定,... 设计和实现超高速快速傅里叶变换器(FFT)在雷达与未来无线通信等系统中具有重要意义。该文提出首个全并行架构的FFT处理器,其避免了复杂的路由寻址以及数据访问冲突等问题,基于较大基进行分解降低运算复杂度。由于旋转因子已知和固定,大量的乘法转化为了定系数乘法。同时由于采用了串行的计算单元,在达到全并行结构的高速度同时硬件复杂度相对较低;所有的硬件计算单元处于满载的条件,其硬件效率能达到100%。根据实际的实现结果,所提出的512点FFT处理器结构能够达到5.97倍速度面积比的提升,同时硬件开销仅占用了Xilinx V7-980t FPGA 30%的查找表资源与9%的寄存器资源。 展开更多
关键词 快速傅里叶变换 全并行 比特串行计算 常系数乘法
在线阅读 下载PDF
0.35μm CMOS 4位1 Gsample/s全并行模数转换器设计 被引量:3
3
作者 郝俊 孟桥 高彬 《电子器件》 CAS 2007年第2期403-406,共4页
介绍了一种基于0.35μm CMOS工艺的4位最大采样速率为1GHz的全并行结构模数转换器的设计.因为在高采样率的情况下,比较器的亚稳态问题降低了模数转换器的无杂散动态范围,在本次设计中对其进行了优化.后仿真结果表明,输入信号为22.949MHz... 介绍了一种基于0.35μm CMOS工艺的4位最大采样速率为1GHz的全并行结构模数转换器的设计.因为在高采样率的情况下,比较器的亚稳态问题降低了模数转换器的无杂散动态范围,在本次设计中对其进行了优化.后仿真结果表明,输入信号为22.949MHz,在1GHz采样率的情况下,信噪比达到25.08dB,积分非线性和微分非线性分别小于0.025LSB和0.01LSB,无杂散动态范围达到32.91dB.芯片采用具有两层多晶硅的0.35μmCMOS工艺设计,总面积为0.84mm2. 展开更多
关键词 模数转换器 高速 全并行 亚稳态 CMOS工艺
在线阅读 下载PDF
基于0.18μm CMOS工艺的2 Gsps 6比特全并行模数转换器设计 被引量:1
4
作者 刘海涛 孟桥 王志功 《高技术通讯》 EI CAS CSCD 北大核心 2010年第2期180-184,共5页
基于0.18μm CMOS工艺,研究并设计了一个精度为6比特、采样率为2 Gsps的全并行超高速模数转换器(ADC),发现并解决了门限限速效应(TLSE),进而提高了ADC的电压比较器的工作速度,并利用平均终端法减小了电路非线性失真。采用分段编码方式,... 基于0.18μm CMOS工艺,研究并设计了一个精度为6比特、采样率为2 Gsps的全并行超高速模数转换器(ADC),发现并解决了门限限速效应(TLSE),进而提高了ADC的电压比较器的工作速度,并利用平均终端法减小了电路非线性失真。采用分段编码方式,使电路规模和速度都得到了优化。通过SMIC实现流片,有效面积为0.48mm^2。实测结果表明,该ADC芯片的最小分辨率为10mV,最高采样率可达2.2Gsps。最高采样率下有效位达到5.6比特,总功耗310mW。 展开更多
关键词 模数转换器(ADC) 全并行 CMOS 超高速
在线阅读 下载PDF
面向亿级CMOS图像传感器的高速全并行两步式ADC设计方法 被引量:5
5
作者 郭仲杰 许睿明 +3 位作者 程新齐 余宁梅 苏昌勖 李晨 《电子学报》 EI CAS CSCD 北大核心 2023年第8期2067-2075,共9页
针对传统单斜式模数转换器(Analogue-to-Digital Conversion,ADC)和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法,该ADC设计方法基于时间共享和... 针对传统单斜式模数转换器(Analogue-to-Digital Conversion,ADC)和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法,该ADC设计方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时针对两步式结构在采样过程中的电荷注入和时钟馈通问题,提出了一种基于误差同步存储技术的误差校正方法,消除了采样电路非理想因素对ADC性能的影响.本文基于55 nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压为3.3 V,数字电压为1.2 V,时钟频率为250 MHz,输入信号为1.472 V的设计条件下,本文设计实现的13 bit ADC转换时间为512 ns,DNL(Differential NonLinearity)为+0.8/-0.8LSB,INL(Integral NonLinearity)为+2.1/-3.5LSB.信噪失真比(Signal to Noise and Distortion Ratio,SNDR)达到70 dB,有效位数为11.33 bit,列级功耗为47μW.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,使ADC转换速率提高了74.4%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多
关键词 CMOS图像传感器 并行ADC 单斜式ADC 两步式 全并行
在线阅读 下载PDF
基于RADIX-4的Turbo码全并行译码算法 被引量:2
6
作者 赵瑞祥 潘克刚 王欣婷 《电讯技术》 北大核心 2021年第4期468-475,共8页
针对Turbo码全并行译码算法译码迭代次数多、硬件消耗大的问题,提出了一种基于RADIX-4的改进译码算法。将译码算法中状态转移图的相邻两步状态合并为一步计算,译码时以"比特对"的形式操作进行迭代。在保留译码最大并行度同时... 针对Turbo码全并行译码算法译码迭代次数多、硬件消耗大的问题,提出了一种基于RADIX-4的改进译码算法。将译码算法中状态转移图的相邻两步状态合并为一步计算,译码时以"比特对"的形式操作进行迭代。在保留译码最大并行度同时,译码计算单元使用量减少一半,显著降低了Turbo码全并行译码算法的运算复杂度和存储开销。仿真结果表明,在相同迭代次数条件下,该方法的译码性能较全并行译码算法平均提高约0.5 d B。 展开更多
关键词 TURBO码 全并行译码 RADIX-4 比特对
在线阅读 下载PDF
ARP交织器在Turbo码全并行译码算法中的应用研究
7
作者 任宪文 张琰 《江苏通信》 2021年第4期36-39,共4页
Turbo码全并行译码(FPTD)算法大幅度提高了Turbo码的译码吞吐量,但是其性能依然受限于码率和二次项置换多项式(QPP)交织器的使用。针对这一问题,将近似正则置换(ARP)交织器应用到Turbo码FPTD算法中,利用ARP交织器随码率变化的灵活性,进... Turbo码全并行译码(FPTD)算法大幅度提高了Turbo码的译码吞吐量,但是其性能依然受限于码率和二次项置换多项式(QPP)交织器的使用。针对这一问题,将近似正则置换(ARP)交织器应用到Turbo码FPTD算法中,利用ARP交织器随码率变化的灵活性,进一步改善算法的性能。仿真结果表明,使用ARP交织器的FPTD算法能够适应更灵活的码率,获得了性能的提高。 展开更多
关键词 TURBO码 全并行译码 QPP交织器 ARP交织器
在线阅读 下载PDF
全并行结构FFT的FPGA实现
8
作者 王旭东 刘渝 《南京航空航天大学学报》 EI CAS CSCD 北大核心 2006年第1期96-100,共5页
提出了一种基于FPGA实现的全并行结构FFT设计方法,采用X IL INX公司最新器件V irtex II P ro,用硬件描述语言VHDL和图形输入相结合的方法,在ISE 6.1中完成设计的输入、综合、编译及布局布线,并用M od-e lS im和M atlab对设计作了联合仿... 提出了一种基于FPGA实现的全并行结构FFT设计方法,采用X IL INX公司最新器件V irtex II P ro,用硬件描述语言VHDL和图形输入相结合的方法,在ISE 6.1中完成设计的输入、综合、编译及布局布线,并用M od-e lS im和M atlab对设计作了联合仿真。结果表明,通过利用FPGA器件中大量的乘法器、逻辑单元及存储器等硬件资源,采用全并行加流水结构,可在一个时钟节拍内完成32点FFT运算的功能,设计最高运算速度可达11ns,可实现对高速A/D采样数据的实时处理。 展开更多
关键词 快速傅立叶变换 FPGA 联合仿真 全并行
在线阅读 下载PDF
基于全卷积神经网络的非对称并行语义分割模型 被引量:12
9
作者 李宝奇 贺昱曜 +1 位作者 何灵蛟 强伟 《电子学报》 EI CAS CSCD 北大核心 2019年第5期1058-1064,共7页
针对RGB图像具有丰富的色彩细节特征,红外图像对目标轮廓、尺寸、边界等外形特征有较高敏感度的特点,提出了一种非对称并行语义分割模型APFCN(Asymmetric Parallelism Fully Convolutional Networks).APFCN上路设计了一个卷积核尺寸非... 针对RGB图像具有丰富的色彩细节特征,红外图像对目标轮廓、尺寸、边界等外形特征有较高敏感度的特点,提出了一种非对称并行语义分割模型APFCN(Asymmetric Parallelism Fully Convolutional Networks).APFCN上路设计了一个卷积核尺寸非统一的五层空洞卷积网络来提取红外图像目标高层轮廓特征;下路沿用卷积加池化网络提取RGB图像三个尺度上的细节特征;后端将红外图像高层特征与RGB图像三个尺度的细节特征进行融合,并将4倍上采样后的融合特征作为语义分割输出.结果表明,APFCN在像素精度和交并比等方面均优于FCN(输入为RGB图像或红外图像),适用于背景一致下地面目标的语义分割任务. 展开更多
关键词 语义分割 卷积神经网络 非对称并行卷积神经网络 空洞卷积 空洞率
在线阅读 下载PDF
基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法 被引量:2
10
作者 郭仲杰 苏昌勖 +3 位作者 许睿明 程新齐 余宁梅 李晨 《电子学报》 EI CAS CSCD 北大核心 2024年第2期486-499,共14页
针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方... 针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多
关键词 CMOS图像传感器 并行ADC 单斜式ADC 两步式 全并行 时间数字转换器
在线阅读 下载PDF
用于腔体内电磁脉冲模拟的三维并行全电磁粒子方法 被引量:1
11
作者 孟雪松 李光荣 +2 位作者 赵振国 燕朝叙 张玲玉 《强激光与粒子束》 CAS CSCD 北大核心 2021年第12期97-102,共6页
X射线辐照飞行器等腔体在其内部产生的腔体内电磁脉冲,会干扰其内部电子系统的正常工作,进而影响飞行器的运行和生存。介绍一种三维并行全电磁粒子方法,用于模拟X射线辐照腔体在其内部产生的瞬态电磁脉冲响应。在这一数值方法中,时域有... X射线辐照飞行器等腔体在其内部产生的腔体内电磁脉冲,会干扰其内部电子系统的正常工作,进而影响飞行器的运行和生存。介绍一种三维并行全电磁粒子方法,用于模拟X射线辐照腔体在其内部产生的瞬态电磁脉冲响应。在这一数值方法中,时域有限差分方法和Particle-in-Cell方法用来求解瞬态电磁场的产生和带电粒子运动之间的耦合关系,有效电流分配方法用来计算瞬态电磁场产生的源项。该方法基于JASMIN并行框架实现,可模拟含数亿网格和数亿粒子的三维腔体结构的内电磁脉冲响应,且具备大规模并行的优势。用这一方法来模拟圆柱腔体在X射线辐照下的腔体内电磁脉冲响应,其计算结果与文献结果吻合较好,验证了算法的有效性和正确性。 展开更多
关键词 系统电磁脉冲 腔体内电磁脉冲 三维并行电磁粒子方法 Particle-in-Cell方法
在线阅读 下载PDF
并行算法在气象数据处理中的研究与应用 被引量:2
12
作者 刘洋 黄志 +1 位作者 徐娟 卢伟萍 《电子设计工程》 2023年第11期152-156,162,共6页
针对目前单进程和半并行的气象数据加工处理方式存在时效差、延迟高的问题,设计了一套全并行算法,该算法利用ASCII码将数据文件名转换为一个固定值,通过哈希函数中的除留余数法将数据分配给任务数最少、处理速度最快的子节点。为了加快... 针对目前单进程和半并行的气象数据加工处理方式存在时效差、延迟高的问题,设计了一套全并行算法,该算法利用ASCII码将数据文件名转换为一个固定值,通过哈希函数中的除留余数法将数据分配给任务数最少、处理速度最快的子节点。为了加快数据的处理速度,将每一个大数据包切分为多个小数据包,将小数据包调度到不同的节点进行处理,待数据加工处理完之后以消息的形式告知消费者。测试结果表明,在相同的硬件资源条件下,使用全并行处理方式比单进程处理方式的效率提升了约9倍,比半并行处理方式的效率提升了约1.54倍,在实际业务应用中取得了良好的效益。 展开更多
关键词 气象数据 全并行 哈希 多进程
在线阅读 下载PDF
基于0.13μm SiGe BiCMOS工艺的10 GS/s、3 bit模数转换器 被引量:2
13
作者 张翼 沈宇 +3 位作者 李晓鹏 杨磊 刘中华 郭宇锋 《南京邮电大学学报(自然科学版)》 北大核心 2019年第5期26-33,共8页
基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码... 基于0.13μm SiGe BiCMOS工艺,文中设计了超高速全并行模数转换器,其时钟采样率为10 GS/s、精度为3 bit。该模数转换器采用全差分的电路结构,其中跟踪保持放大器采用电容增强技术获得大带宽。设计中采用差分编码技术降低编码电路的误码率,提高工作速度。电路仿真结果表明,当时钟采样率为10 GS/s时,ADC电路的微分非线性和积分非线性均小于0.2 LSB。该ADC电路在输入信号频率低于10 MHz时的有效位数大于2.8位,在输入信号频率为1 GHz时的有效位数大于2.5位。在-5 V和-3.3 V供电电压下,电路的总功耗为1.6 W,芯片面积为1.0 mm×1.2 mm。 展开更多
关键词 全并行模数转换器 SIGE BICMOS工艺 差分编码电路 超高速
在线阅读 下载PDF
10bit 100MS/s混合型模数转换器 被引量:2
14
作者 张章 余文成 解光军 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2018年第3期80-85,116,共7页
为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出... 为了提高模数转换器的性能,将全并行模数转换器和逐次逼近型模数转换器相结合,设计了一种混合型模数转换器.为了进一步降低混合型模数转换器的功耗,提出了一种高位电容跳过与复用的开关策略.理论分析表明,相对于合并电容开关策略,提出的开关策略使电容阵列所需的电容总数减少了一半,电平切换功耗降低了81.22%.最后,基于中芯国际0.18μm工艺,对混合型模数转换器进行仿真.当采样频率为100MS/s、输入频率为48.144 531 25MHz的正弦波信号时,输出信号的无杂散波动态范围为75.879dB,有效位数为9.902bit,功耗为2.41mW,品质因数为25.19fJ/conversion-step.仿真结果表明,这种混合型模数转换器利用提出的开关策略能在功耗、速率和面积上实现很好的折中. 展开更多
关键词 全并行模数转换器 逐次逼近型模数转换器 开关切换策略 高位电容跳过与复用
在线阅读 下载PDF
基于Stratix系列FPGA的FFT模块设计与实现 被引量:4
15
作者 赵涛 傅丰林 王晓辉 《国外电子元器件》 2006年第5期63-66,共4页
主要介绍基于现场可编程门阵列(FPGA)的微波接力通信中FFT模块的设计与实现方案。提出一种全并行流水结构,采用新一代大容量的高速Stratix系列FPGA可以在N个系统时钟之内完成N点的FFT,性能稳定、运算速度快,完全能满足信号实时处理的要求。
关键词 FFT Starix FPGA 全并行流水方式 设计
在线阅读 下载PDF
高吞吐率XTS-AES加密算法的硬件实现 被引量:2
16
作者 李子磊 刘政林 +1 位作者 霍文捷 邹雪城 《微电子学与计算机》 CSCD 北大核心 2011年第4期95-98,102,共5页
基于XTS-AES算法提出了一种具有并行全流水结构的硬件实现方法.设计通过展开数据通路的方式,提高了吞吐率;同时还通过采用内部流水线结构优化关键路径的方式,提高了电路的时钟频率和整体工作性能.在UMC 90 nm CMOS工艺条件下,所设计的XT... 基于XTS-AES算法提出了一种具有并行全流水结构的硬件实现方法.设计通过展开数据通路的方式,提高了吞吐率;同时还通过采用内部流水线结构优化关键路径的方式,提高了电路的时钟频率和整体工作性能.在UMC 90 nm CMOS工艺条件下,所设计的XTS-AES模块的吞吐率比目前已知XTS-AES的最高吞吐率提高了52.28%.分析结果表明,该硬件模块完全满足现阶段高速加密存储的需要. 展开更多
关键词 高速存储 高吞吐率 并行流水结构 XTS-AES加密算法
在线阅读 下载PDF
A Concurrent Security Monitoring Method for Virtualization Environments
17
作者 TIAN Donghai JIA Xiaoqi +1 位作者 CHEN Junhua HU Changzhen 《China Communications》 SCIE CSCD 2016年第1期113-123,共11页
Recently,virtualization technologies have been widely used in industry.In order to monitor the security of target systems in virtualization environments,conventional methods usually put the security monitoring mechani... Recently,virtualization technologies have been widely used in industry.In order to monitor the security of target systems in virtualization environments,conventional methods usually put the security monitoring mechanism into the normal functionality of the target systems.However,these methods are either prone to be tempered by attackers or introduce considerable performance overhead for target systems.To address these problems,in this paper,we present a concurrent security monitoring method which decouples traditional serial mechanisms,including security event collector and analyzer,into two concurrent components.On one hand,we utilize the SIM framework to deploy the event collector into the target virtual machine.On the other hand,we combine the virtualization technology and multi-core technology to put the event analyzer into a trusted execution environment.To address the synchronization problem between these two concurrent components,we make use of Lamport's ring buffer algorithm.Based on the Xen hypervisor,we have implemented a prototype system named COMO.The experimental results show that COMO can monitor the security of the target virtual machine concurrently within a little performance overhead. 展开更多
关键词 security virtualization technology concurrent monitoring
在线阅读 下载PDF
上一页 1 下一页 到第
使用帮助 返回顶部